时序图
共 74 篇文章
时序图 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 74 篇文章，持续更新中。
AD7292 DAC禁用功能时序
<div>
AD7292是一款单芯片解决方案，集外部器件的通用模拟信号监控和控制所需的全部功能于一体。
基于MDK RTX 的COrtex-M3 多任务应用设计
基于MDK RTX 的COrtex—M3 多任务应用设计<br />
武汉理工大学 方安平 武永谊<br />
摘要：本文描述了如何在Cortex—M3 上使用MDK RL—RTX 的方法，并给出了一个简单的多任务应用设计。<br />
关键词：MDK RTX，Cortex，嵌入式，ARM， STM32F103VB<br />
1 MDK RL—RT
不同功能触发器的相互转换方法
触发器是时序逻辑电路的基本构成单元，按功能不同可分为 RS 触发器、 JK 触发器、 D 触发器及 T 触发器四种，<BR>其功能的描述可以使用功能真值表、激励表、状态图及特性方程。只要增加门电路便可以实现不同功能触发器的相互<BR>转换，例如要将 D 触发器转换为 JK 触发器，转换的关键是推导出 D 触发器的输入端 D 与 JK 触发器的输入端<BR>J 、 K 及状态输出端 Qn 的逻辑表达
AN-1064了解AD9548的输入基准监控器
<p>
</p>
<div>
如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考
第6章 放大电路中的反馈
§6.1 反馈的基本概念及判断方法 §6.2 负反馈放大电路的四种基本组态 §6.3 方块图及一般表达式 §6.4 深度负反馈放大电路的增益 §6.5 负反馈对放大电路性能的影响 §6.6 负反馈放大电路的稳定性 §6.7 放大电路中其他形式的反馈
自制数字电桥(LCR表)
自制数字电桥(LCR表).（附电路图）<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120424145JK47.jpg" />
Protel99电路原理图设计技巧
一步一步教你如何快速学会使用Protel99软件，内容详细精简，让你很快成为Protel99软件的使用高手
250种IC功放的电路图
集成电路图
DA和AD转换电路图
整理的
555电路综合应用
我们知道，555电路在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。 在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。这样一来，电路变的更加复杂。为了便于我们分析和识别电路，更好的理解555电路，这里我们这里按555电路的结构特点进行分类和归纳，把555电路分为3大类、8种、共18个单元电路。每个电路除画出它
常用D/A转换器和A/D转换器介绍
<p>
常用D/A转换器和A/D转换器介绍</p>
<p>
下面我们介绍一下其它常用D/A转换器和 A/D 转换器，便于同学们设计时使用。</p>
<p>
1. DAC0808</p>
<p>
图 1 所示为权电流型 D/A 转换器 DAC0808 的电路结构框图。用 DAC0808 这类器件构 成的 D/A转换器，需要外接运算放大器和产生基准电流用的电阻。DAC0808
六路抢答器原理图
由数字电路组成的，包括抢答、计时、报警电路
基于Multisim的计数器设计仿真
<span id="LbZY">计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计数器可有效实现任意模值计数功能，并且虚拟仿真为电子电路的设计与开发提高了效率。<br />
<img a
模拟电路应用制作原理图
电路基础
功率放大器电路图全集
音频功放
复合卡诺图在多输出组合逻辑电路设计中的应用
<p>
为了使设计的多输出组合逻辑电路达到最简，运用复合卡诺图化简多输出函数，找出其各项的公共项，得到的表达式不一定是最简的，但是通过找公共项，使电路中尽量使用共用的逻辑门，从而减少电路整体的逻辑门，使电路简单。结果表明，利用复合卡诺图化简后设计出的电路更为简单。</p>
<p style="text-align: center">
<img alt="" src="http://dl.e
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
mp4原理图
提供一份MP4的电路原理图，交流
晶体管代换手册下载
<P>为使本书成为国内目前<BR> 最新、最全、最适用的晶体管<BR> 代换手册，编者根据国内外<BR> 出版的最新资料，在1992年<BR> 最新增订版的基础上，又增<BR> 加了数千种日本晶体管和数<BR> 千种欧州晶体管型号及其代<BR> 换的国内外型号，并且，还介<BR> 绍了美国1985年以前生产<BR> 的3N型场效应管及其代换<BR> 型号。<BR> 本手册介绍