FPGA内嵌200MHz低噪声锁相环时钟发生器
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态...
时差锁存技术资料
📦 资源总数：2784
📄 技术文档：1
💻 源代码：8157
🔥 时差锁存热门资料
查看全部2784个资源 »基于PLC的硝酸生产联锁报警控制系统的实现Realization of interlock alarm system based on PLC in nitric-acid producing pro
本文阐述了硝酸生产联锁报警控制系统的意义，介绍了系统的特性和要求，提出了生产联锁报警的实现线路，给出了PLC实现的部分流程。现场应用表明系统可靠实用。关键词：PLC ;联锁;报警;硝酸...
基于ARM的嵌入式闪存文件系统与FLASH驱动的研究与实践
本文以一个PDA项目为依托,在项目中,主要是开发该设备的软件。其工作包括：上层应用程序的开发、引导程序的编写、Linux操作系统的移植和各种外设驱动程序的编写以及文件系统的改进。 本文首先分析了Linux操作系统的虚拟文件系统、高速缓冲区、MTD以及驱动程序模块。接着,本文分析了JFFS2文件系统的...
应用于十万门FPGA的全数字锁相环设计
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了...
基于FPGA的全数字锁相环的设计
随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一......
📄 时差锁存技术文档
查看更多 »💻 时差锁存源代码
查看更多 »📂 时差锁存资料分类