FPGA输出数据的时频域分析GUI界面
FPGA输出数据的时频域分析GUI界面,\r\n可观察信号的时域频域波形,星座图眼图等特性...
FPGA输出数据的时频域分析GUI界面,\r\n可观察信号的时域频域波形,星座图眼图等特性...
FPGA向SRAM中写入数据,VHDL编程...
基于FPGA的新型数据位同步时钟提取(CDR)实现方法...
数据采集 基于DSP和FPGA的高精度数据采集卡设计...
此代码是我们在单片机来控制CPLD记数,然后读出并转换数据,精度很高,在我们学校的电子设计大赛上还获的了二等奖...