关于乒乓操作的，对于数据缓存有很大的用处
标签： 操作
上传时间： 2013-12-21
上传用户：hullow
摘要：提出一种基于FPGA的机械振动信号数据采集和以太网数据传输的设计方案，利用VHDL语言编写软核，在FPGA内部实现采样控制、数据缓存、数据封装以及以太网通信控制，通过实现变频率采样解决机械振动信号测点多样的问题，实现一个专用CPU解决FPGA和以太网适配器DM9OOO的接口控制。
上传时间： 2022-07-11
上传用户：bluedrops
介绍一种采用环形缓存技术的嵌入式数据接口设备。首先阐述了设备工作原理和硬件设计，着重讨论了环形缓存技术的软件实现方法。通过在无人机上的应用，证实该系统运行稳定可靠，满足设计要求。
上传时间： 2013-10-20
上传用户：zhaoman32
此程序为串口芯片tl16c750在uClinux + s3c44b0环境下的驱动程序.tl16c750R FIFO设置为64BYTES, 除此之外,此程序还能缓存20条已经收到的串口数据.即存储数据量为20*64=1280BYTES的串口数据,而不用担心未及时读串口时发生数据的丢失现象.此外,附此驱动的测试程序,以及编译后的映像文件.
上传时间： 2013-12-23
上传用户：hewenzhi
《条件接收系统缓存设备与监管平台数据交换协议和格式技术要求》，有线电视行业标准。
上传时间： 2013-12-29
上传用户：stampede
PCI9820数据采集卡的安装程序－－可实现双缓存模式的。连续数据采集。
上传时间： 2015-12-14
上传用户：firstbyte
对数据操作的一些整合,支持超强连接池,动态缓存
上传时间： 2014-01-22
上传用户：hfmm633
一般我们总有一些需要缓存,定时更新,失败了也不怕的一些数据。这种东西在我们的软件架构中非常实用
上传时间： 2014-01-25
上传用户：youmo81
FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操作。
上传时间： 2014-01-25
上传用户：赵云兴
一个在was上从“对象高速缓存实例”中读取数据的程序。
上传时间： 2013-12-21
上传用户：PresidentHuang
