虫虫首页|资源下载|资源专辑|精品软件
登录|注册

数据总线

总线(Bus)是指计算机组件间规范化的交换数据(data)的方式,即以一种通用的方式为各组件提供数据传送和控制逻辑。从另一个角度来看,如果说主板(MotherBoard)是一座城市,那么总线就像是城市里的公共汽车(bus),能按照固定行车路线,传输来回不停运作的比特(bit)。这些线路在同一时间内都仅能负责传输一个比特。因此,必须同时采用多条线路才能发送更多数据,而总线可同时传输的数据数就称为宽度(width),以比特为单位,总线宽度愈大,传输性能就愈佳。总线的带宽(即单位时间内可以传输的总数据数)为:总线带宽=频率×宽度(Bytes/sec)。
  • 1553B总线是MIL-STD-1553总线的简称

    1553B总线是MIL-STD-1553总线的简称,其中B就是BUS,MIL-STD-1553总线是飞机内部时分制命令/响应式多路复用数据总线。1553B数据总线标准是20世纪70年代由美国公布的一种串行多路数据总线标准。1553B总线能挂31个远置终端,1553B总线采用指令/响应型通信协议,它有三种终端类型:总线控制器(BC)、远程终端(RT)和总线监视器(BM);信息格式有BC到RT、RT到BC、RT到RT、广播方式和系统控制方式;传输媒介为屏蔽双绞线,1553B总线耦合方式有直接耦合和变压器耦合;1553B总线为多冗余度总线型拓扑结构,具有双向传输特性,其传输速度为1Mbps传输方式为半双工方式,采用曼彻斯特码进行编码传输。

    标签: 1553B 1553 MIL STD

    上传时间: 2014-01-17

    上传用户:13681659100

  • CH372 是一个USB 总线的通用设备接口芯片

    CH372 是一个USB 总线的通用设备接口芯片,是CH371的升级产品,是CH375芯片的功能简化版。在本地端,CH372 具有8 位数据总线和读、写、片选控制线以及中断输出,可以方便地挂接到单片机/DSP/MCU/MPU等控制器的系统总线上;在计算机系统中,CH372 的配套软件提供了简洁易用的操作接口,与本地端的单片机通讯就如同读写文件。   CH372 内置了USB 通讯中的底层协议,具有省事的内置固件模式和灵活的外置固件模式。在内置固件模式下,CH372自动处理默认端点0 的所有事务,本地端单片机只要负责数据交换,所以单片机程序非常简洁。在外置固件模式下,由外部单片机根据需要自行处理各种USB 请求,从而可以实现符合各种USB 类规范的设备。

    标签: 372 USB CH 总线

    上传时间: 2016-09-29

    上传用户:lixinxiang

  • CH372 是一个USB 总线的通用设备接口芯片

    CH372 是一个USB 总线的通用设备接口芯片,是CH371的升级产品,是CH375芯片的功能简化版。在本地端,CH372 具有8 位数据总线和读、写、片选控制线以及中断输出,可以方便地挂接到单片机/DSP/MCU/MPU等控制器的系统总线上;在计算机系统中,CH372 的配套软件提供了简洁易用的操作接口,与本地端的单片机通讯就如同读写文件。   CH372 内置了USB 通讯中的底层协议,具有省事的内置固件模式和灵活的外置固件模式。在内置固件模式下,CH372自动处理默认端点0 的所有事务,本地端单片机只要负责数据交换,所以单片机程序非常简洁。在外置固件模式下,由外部单片机根据需要自行处理各种USB 请求,从而可以实现符合各种USB 类规范的设备。

    标签: 372 USB CH 总线

    上传时间: 2016-09-29

    上传用户:cuiyashuo

  • CH372 是一个USB 总线的通用设备接口芯片

    CH372 是一个USB 总线的通用设备接口芯片,是CH371的升级产品,是CH375芯片的功能简化版。在本地端,CH372 具有8 位数据总线和读、写、片选控制线以及中断输出,可以方便地挂接到单片机/DSP/MCU/MPU等控制器的系统总线上;在计算机系统中,CH372 的配套软件提供了简洁易用的操作接口,与本地端的单片机通讯就如同读写文件。   CH372 内置了USB 通讯中的底层协议,具有省事的内置固件模式和灵活的外置固件模式。在内置固件模式下,CH372自动处理默认端点0 的所有事务,本地端单片机只要负责数据交换,所以单片机程序非常简洁。在外置固件模式下,由外部单片机根据需要自行处理各种USB 请求,从而可以实现符合各种USB 类规范的设备。

    标签: 372 USB CH 总线

    上传时间: 2013-12-23

    上传用户:tedo811

  • CH372是一个USB 总线的通用设备接口芯片

    CH372是一个USB 总线的通用设备接口芯片,是CH371 的升级产品,是CH375芯片的功能简化版。 在本地端,CH372具有8位数据总线 非常进点

    标签: 372 USB CH 总线

    上传时间: 2014-01-19

    上传用户:wanqunsheng

  • TMS320VC5416的主要特征有: (1)优化的CPU结构:增强的多总线结构

    TMS320VC5416的主要特征有: (1)优化的CPU结构:增强的多总线结构,数据总线具有总线保持特性;40bit的算术逻辑单元(ALU),包括两个独立的40bit的累加器,一个40bit的桶形移位器;一个17×17的乘法器连接一个40bit专用加法器,可用来进行非流水线式的单周期乘/累加(MAC)操作等。

    标签: 5416 TMS 320 CPU

    上传时间: 2013-12-28

    上传用户:lacsx

  • 429总线协议说明

    ARINC429总线协议是美国航空电子工程委员会(Airlines Engineering Committee)于1977年7月提出的,并于同年发表并获得批准使用,它的全称是数字式信息传输系统(Digital Information Transmission System ) 。协议标准规定了航空电子设备及有关系统间的数字信息传输要求。ARINC429广泛应用在先进的民航客机中,如B-737、B-757、B-767,俄制军用飞机也选用了类似的技术。 ARINC429总线结构简单、性能稳定,抗干扰性强。最大的优势在于可靠性高。飞机上的ARINC429数据总线,用于在系统和设备之间传送上千种不同类型的参数,如航向、真空速、马赫数等。

    标签: 429总线协议

    上传时间: 2016-08-16

    上传用户:w50403

  • 8 位微控制器 KF8A100ESD_DSD_DTD 数据手册

    KF8A100DSD数据手册,KF8A100 为哈佛结构的精简指令 CPU。在这种结构中,程序和数据总线是相互独立的。指令字节长度为 16 位,大多数指令能在一个机器周期内执行完成。一共有 73 条指令,效率高,容易进行指令扩展

    标签: 微控制器

    上传时间: 2022-05-23

    上传用户:lipengxu

  • 基于FPGA的OFDM基带系统研究.rar

    近几年来,OFDM(Orthogonal Frequency Division Multiplexing)技术引起了人们的广泛注意,根据这项新技术,很多相关协议被提出来。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口满足IEEE 802.16标准的宽带无线通信系统,IEEE标准在2004年定义了空中接口的物理层(PHY),即802.16d协议。该协议规定数据传输采用突发模式,调制方式采用OFDM技术,传输速率较高且实现方便、成本低廉,已经成为首先推广应用的商业化标准。 本文主要对IEEE802.16d OFDM系统物理层进行研究,并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路,利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大,为了找到适合采用FPGA实现的算法,分析了同步误差和不同信道估计算法对接收信号的影响,并结合计算量的大小提出了一种新的联合同步算法,以及得出了LS信道估计算法最适合802.16d系统的结论。 其次,完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高,采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法,实现了新的联合同步算法,并且通过简化结构,避免了信道估计算法中的繁琐除法。利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真,并将仿真结果和MATLAB软件计算结果相对比。结果表明,采用16位数据总线可达到理想的精度。 最后,采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。 关键词:IEEE802. 16d; OFDM; 同步;信道估计;基带系统

    标签: FPGA OFDM 基带

    上传时间: 2013-07-31

    上传用户:1757122702

  • 基于NiosⅡ的FPGACPU调试技术研究.rar

    本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性;实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计;对两种不同类型的FPGA-CPU进行了实际调试,对实验数据进行了分析。 在硬件方面,为了控制和检测FPGA-CPU,设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等;完成了各种外围设备接口的设计;实现了调试系统的整体设计。 在软件方面,设计了调试监控软件,完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等;实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外,设计了专用的编译软件,实现了基于不同指令系统的伪汇编程序编译,提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上,对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明,这种基于IP核的可复用设计技术,能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接,能够有效地调试FPGA-CPU。

    标签: FPGACPU Nios 调试

    上传时间: 2013-08-03

    上传用户:zhch602