基于FPGA的虚拟逻辑分析仪
随着数字技术、大规模集成电路及计算机的大量普及和快速发展,逻辑分析仪(Logic Analyzer,简称LA)作为数字系统的数据域测试仪器中应用最为广泛、最有代表性的一种通用测试仪器,为解决越来越复杂的数字系统的检测和故障诊......
随着数字技术、大规模集成电路及计算机的大量普及和快速发展,逻辑分析仪(Logic Analyzer,简称LA)作为数字系统的数据域测试仪器中应用最为广泛、最有代表性的一种通用测试仪器,为解决越来越复杂的数字系统的检测和故障诊......
EZ-USB FX系列单片机USB外围设备设计与应用:PART 1 USB的基本概念第1章 USB的基本特性1.1 USB简介21.2 USB的发展历程31.2.1 USB 1.131.2.2 USB 2.041.2.3 USB与IEEE 1394的比较41.3 USB基本架构与总线架构61.4 U...
建立带表头结点的单链表,打印所有结点的数据域;输入一个值,若某个结点的数据域为该值,则在其后插入另一个新结点,若无此结点,则在表尾插入新结点,然后打印;给一个值,删除结点的数据域是该值的所有结点,然后打印。(表生成时可用前插法或后插法)...
首先,用前插法建立链表,在算法中以create函数表示;其次,定义mergeab函数,表示算法的归并: 本算法的思路为:顺次逐个将单链表的ha中的节点(P节点)在链表 hb中查找是否有重复的结点,若有,则不插入到链表hb中,将其从链表ha中删除。若在链表hb中找到第一个大于P的节点的数据域值的节点...
本程序中,进行加法运算的整数的长度任意,利用双向循环链表实现长整数的存储,每个节点含一个整型变量,每个节点中仅存十进制数的4位,即不超过9999的非负整数,整个链表表示为万进制数,利用头结点数据域的符号代表长整数的符号,相加过程中不破坏两个操作数链表。...