设计IIR数字陷波器 设计IIR数字陷波器,采样率为6.4kHz,陷波频率点为50Hz、150Hz、250Hz;c1.mat为输入数据文件;并且包括陷波前后的频谱分析。 2013-12-21 163 数字IC设计
Verilog数字VLSI设计教程 帮助开发者快速掌握Verilog在数字VLSI设计中的应用,通过PLL、FIFO等经典实验提升实战能力,适合进阶学习与项目实践。 2026-02-25 1 数字IC设计