利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和...
功能更加完善的基于vhdl的数字时钟设计 有秒表，时钟，时期，闹钟的功能和整点报时，时间调整，日期调整，闹钟的设定 、、、、、、、 秒表有开始，暂停，清零等功能，且只有在暂停的情况下才能清零。...
实用数字万年历设计:该系统的设计电路是以 AT89S52 单片机为核心控制器，其外围电路主要包括时钟模块，键盘模块，液晶模块， 闹钟模块和与PC 机通信模块等。这种电子时钟不仅具有了一般电子时钟的基本功能，并且具有以下功能：闹 钟时间设置，闹钟音乐选择，显示年月日与星期，显示农历，通过PC 机在...
采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，...
基于单片机设计的数字钟的设计，该数字钟功能教齐全有整点报，８路闹钟设置，年月日显示，秒表记时功能．...
