锁相环频率合成器 张厥盛
标签： 锁相环 频率合成器
上传时间： 2013-04-15
上传用户：eeworm
锁相环技术
标签： 锁相环技术
上传时间： 2013-07-09
锁相环PLL原理与应用教程，讲的通俗易懂
标签： PLL 锁相环
上传时间： 2013-07-12
上传用户：lijinchuan
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出了电荷泵锁相环器件参数的计算表达式。其次，研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标，本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性，并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系，并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上，利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器，并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构，把延迟单元输出摆幅限定在确定范围，尾电流源采用cascode结构，增强电路对电源和衬底噪声的抑制作用。通过增加限流管，改善电荷泵中的开关的非理想特性。
标签： FPGA 200 MHz 内嵌
上传时间： 2013-04-24
上传用户：变形金刚
·锁相环频率合成器(Motorola 集成电路应用技术丛书)
标签： Motorola nbsp 锁相环 应用技术
上传用户：gxohao
上传时间： 2013-05-28
上传用户：yph853211
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
标签： VHDL 嵌入式 全数字 锁相环路
上传时间： 2013-08-11
上传用户：yare
锁相环
标签： 锁相环
上传时间： 2014-12-23
上传用户：李哈哈哈
4046锁相环功率超声电源的频率跟踪电路 值得参考
标签： 4046 锁相环 功率 超声电源
上传时间： 2013-10-08
上传用户：bhqrd30
为得到性能优良、符合实际工程的锁相环频率合成器，提出了一种以ADI的仿真工具ADIsimPLL为基础，运用ADS（Advanced Design System 2009）软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位裕度等指标均达到了设计目标。
标签： 4111 ADF 锁相环 频率合成器
上传时间： 2013-12-16
上传用户：萍水相逢
