利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
上传时间： 2013-10-24
上传用户：古谷仁美
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
以前做的一个数字钟
标签： 数字
上传时间： 2013-12-09
上传用户：赵云兴
用verilog编写的多功能数字钟
上传时间： 2015-02-25
上传用户：王者A
数字钟的显示程序以及一个检验显示的程序，用在8051或8031
上传时间： 2013-12-18
上传用户：王小奇
这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!
上传时间： 2015-04-04
上传用户：waitingfy
用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
上传时间： 2013-12-15
上传用户：维子哥哥
此文件是用汇编语言编写的数字钟原程序，它包括时钟显示、整点报时和闹钟部分。
上传时间： 2014-01-08
上传用户：wmwai1314
这是一个用c51做的数字钟源代码,实现了时间设置,闹铃设置等一系列钟表的功能,并付上了硬件原理图,供大家学习和参考,我的qq:9577287
上传时间： 2015-04-30
上传用户：rishian
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
上传时间： 2013-12-23
上传用户：qiaoyue
