在多数情况下,集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚,但实际上通常不会全部使用,这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平,以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。
标签： 16244 ABT 管脚 端子
上传时间： 2013-12-04
上传用户：bakdesec
跟我学数字电子电路:嵌入式控制的基础课程
标签： 数字电子电路 嵌入式控制
上传时间： 2014-01-02
上传用户：362279997
TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。 内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为高电平时，DATA OUT处于高阻态且I/O时钟被禁止。
标签： TLC 549 8位 转换器
上传时间： 2014-01-17
上传用户：qiaoyue
LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时， Dout处于高阻态且DIN时钟被禁止。
标签： 1446 LTC 转换器 25
上传时间： 2014-01-23
上传用户：450976175
数字逻辑系统和数字设计的课程设计
标签： 数字逻辑 数字设计
上传时间： 2016-02-25
运用vhdl语言编程,是数字逻辑中的电子钟!各模块及源代码都有,适合电信同学使用!
标签： vhdl 语言编程 数字逻辑 电子钟
上传时间： 2016-02-29
上传用户：
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
标签： Verilog 算法设计 数字逻辑 逻辑
上传时间： 2016-03-09
上传用户：weixiao99
数字时钟.在基于单片机系统的数字钟电路中,输入装置是按键开关.
标签： 数字时钟 单片机系统 数字 按键开关
上传时间： 2016-04-21
上传用户：h886166
这个源码是关于数字逻辑的一些常见的图形以及相关的性能还有就是说明了相关元器件的工作原理
标签： 源码 数字逻辑 图形 元器件
上传时间： 2016-05-20
上传用户：牛布牛
Proteus7.12完美破解版.rar电路仿真软件很好用可以仿真单片数字模拟电路
标签： Proteus 7.12 破解版
上传时间： 2013-12-23
上传用户：lizhen9880
