多抽样率频率抽样FIR 数字滤波器设计
标签： FIR 抽样 频率 数字
上传时间： 2015-01-11
上传用户：维子哥哥
利用最佳一致逼近设计数字滤波器的程序，根据提示输入参数，程序输出单位取样响应h[n]
标签： 数字滤波器 程序
上传时间： 2013-12-16
上传用户：zukfu
IIR数字滤波器,设计方法,低通、高通、带通、带阻
标签： IIR 数字滤波器 低通 带通
上传时间： 2013-12-09
上传用户：cc1915
FIR数字滤波器设计，窗函数在信号处理中的作用
标签： FIR 数字 滤波器设计
上传时间： 2013-12-02
上传用户：wangchong
数字滤波器设计——带有C代码，非常好！
标签： 数字 C代码 滤波器设计
上传时间： 2015-02-28
上传用户：wys0120
数字存储示波器设计
标签： 数字存储示 波器设计
上传时间： 2013-12-30
上传用户：myworkpost
本设计主要由数字信号发生器和逻辑分析仪组成，其中数字信号发生器运用了89C51单片机系统，可以重复输出8路循环逻辑移位序列，逻辑分析仪用了89C55单片机系统，可以实现8路信号的采集和显示(时间域和空间域)，3级触发字可调，有多种触发功能，可显示时标线,使逻辑分析仪能从大量的数据流中获得有分析意义的数据。
标签： 数字信号发生器 逻辑分析仪
上传时间： 2013-12-29
上传用户：hphh
讲述高速数字电路的设计和布线原理，有很多具体的技巧和经验
标签： 高速数字电路 布线
上传时间： 2015-03-15
上传用户：aeiouetla
/*数字三角形问题 问题描述： 给定一个由n行数字组成的数字三角形如下图所示。试设计一个算法,计算出从三角形的顶至底的一条路径,使该路径经过的数字总和最大。 7 3 8 8 1 0 2 7 4 4 4 5 2 6 5 编程任务： 对于给定的由n行数字组成的数字三角形,编程计算从三角形的顶至底的路径经过的数字和的最大值
标签： 数字 三角形 路径 算法
上传用户：ccclll
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL
标签： FPGA 数字频率计
上传时间： 2013-12-21
上传用户：1583060504
