本文介绍了一种基于AVR单片机的数字胃肠造影系统光圈控制器的设计和实现。该控制器以单片机为核心,以PID控制理论为思想,通过外围硬件电路来达到控制目的。通过串行端口实时调整光圈大小,该光圈控制器具有响应速度快、控制精度高和稳定性好等特点。在实际运行中效果良好。
上传时间： 2013-10-20
上传用户：zsjinju
数字频度计设计 本设计是基于AT89C2051单片机的软硬件系统设计，硬件电路包括信号预处理电路、波形转换电路、波形整形及分频电路、显示电路，它们在本文中都有详细介绍。
上传时间： 2013-10-24
上传用户：13691535575
基于AT89C2051单片机的数字电容表设计:AT89C2051单片机的P1.0、P1.1的模拟输入阻抗很低，被测信号进行阻抗变换后，才能送入P1.0（电容积分信号）、P1.1（参考电压）。通过测量电容的积分信号达到参考电压的时间，来测量电容的容量大小。
上传时间： 2013-11-14
上传用户：2404
数字密码锁设计:本文的电子密码锁利用数字逻辑电路，实现对门的电子控制，并且有各种附加电路保证电路能够安 工作，有极高的安全系数。 关键词 电子密码锁 电压比较器 555单稳态电路 计数器 JK触发器 UPS电源。 1 引言 随着人们生活水平的提高，如何实现家庭防盗这一问题也变的尤其的突出，传统的机械锁由于其构造的简单，被撬的事件屡见不鲜，电子锁由于其保密性高，使用灵活性好，安全系数高，受到了广大用户的亲呢。 设计本课题时构思了两种方案：一种是用以AT89C2051为核心的单片机控制方案；另一种是用以74LS112双JK触发器构成的数字逻辑电路控制方案。考虑到单片机方案原理复杂，而且调试较为繁琐，所以本文采用后一种方案。 2 总体方案设计 2.1设计思路 共设了9个用户输入键，其中只有4个是有效的密码按键，其它的都是干扰按键，若按下干扰键，键盘输入电路自动清零，原先输入的密码无效，需要重新输入；如果用户输入密码的时间超过40秒（一般情况下，用户不会超过40秒，若用户觉得不便，还可以修改）电路将报警80秒，若电路连续报警三次，电路将锁定键盘5分钟，防止他人的非法操作。
上传时间： 2013-11-13
上传用户：ligi201200
基于ADSP-BF561的数字摄像系统设计Design of Digital Video Camera System Based on Digital Signal ProcessorADSP-BF561（浙江大学 信息与通信工程研究所，浙江 杭州 310027） 马海杰, 刘云海摘要：介绍了基于ADI双核的数字信号处理芯片ADSP-BF561 的数字摄像系统实现方案。系统包括硬件和软件两部分，硬件主要有ADSP-BF561及其外围电路、音视频模数/数模转换、CF卡/微硬盘接口等部分。软件主要有操作系统及音视频编解码算法等部分。关键词：ADSP-BF561 ;数字摄像机;微硬盘;MPEG-4;A/D;D/A中图分类号:TN948.41文献标识码:AAbstract: An implementation of digital video camera system based on ADI dual core digital signal processor ADSP-BF561 is introduced. The system can be divided into two parts——hardware and software design. The hardware design includes ADSP-BF561 and perpheral apparatus, A/D,D/A, CF card or Microdrive and so on. The software includes operating system , audio and video coding algorithm.Key words: ADSP-BF561; digital video camera; microdrive; MPEG-4;A/D;D/A
上传时间： 2013-11-10
上传用户：yl1140vista
基于DSP Builder数字信号处理器的FPGA设计
上传时间： 2013-10-11
上传用户：zhuyibin
文中提出了一种基于ADSP-BF533硬件平台的数字音频均衡器设计,其音频处理算法包括谱分析和均衡算法。经过测试表明,该系统可达到理想的音频均衡效果,用户可对各种音效进行选择和自定义音效。
上传时间： 2014-12-28
上传用户：yzhl1988
针对使用硬件描述语言进行设计存在的问题，提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程，设计了一个12阶FIR 低通数字滤波器，通过Quartus 时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明，所设计的FIR 滤波器功能正确，性能良好。 Abstract: Aiming at the problems in designing DSP using HDL，a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.
上传时间： 2013-11-17
上传用户：lo25643
采用面向控制的Motorola DSP控制器DSP56F803,构建了一种廉价而实用的数字低中频软件电台,实现了该电台在AM、FM、SSB和FSK 4种调制方式下的互通.详细阐述了DSP56F803在构建软件电台中的设计思路和应用技巧,并给出了具体的软硬件方案.
上传时间： 2013-10-24
上传用户：libinxny
陷波器是无限冲击响应(IIR)数字滤波器，该滤波器可以用以下常系数线性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分别为输人和输出信号序列；和为滤波器系数。 iaib对式(1)两边进行z变换，得到数字滤波器的传递函数为： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分别为传递函数的零点和极点。 izip由传递函数的零点和极点可以大致绘出频率响应图。在零点处，频率响应出现极小值；在极点处，频率响应出现极大值。因此可以根据所需频率响应配置零点和极点，然后反向设计带陷数字滤波器。考虑一种特殊情况，若零点在第1象限单位圆上，极点在单位圆内靠近零点的径向上。为了防止滤波器系数出现复数，必须在z平面第4象限对称位置配置相应的共轭零点、共轭极点。 izip∗iz∗ip这样零点、极点配置的滤波器称为单一频率陷波器，在频率ωo处出现凹陷。而把极点设置在零的的径向上距圆点的距离为l-μ处，陷波器的传递函数为： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，极点越靠近单位圆，则频率响应曲线凹陷越深，凹陷的宽度也越窄。当需要消除窄带干扰而不能对其他频率有衰减时，陷波器是一种去除窄带干扰的理想数字滤波器。当要对几个频率同时进行带陷滤波时，可以按(2)式把几个单独频率的带陷滤波器(3)式串接在一起。一个例子：设有一个输入，它
上传时间： 2013-10-18
上传用户：uuuuuuu
