FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。
标签： FPGA CPLD 数字 电路设计
上传时间： 2013-08-11
上传用户：Garfield
设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪
标签： 可编程逻辑器件 低频 数字 相位测量仪
上传用户：a155166
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
标签： VHDL 嵌入式 全数字 锁相环路
上传用户：yare
《FPGA数字电子系统设计与开发实例导航》的配套光盘，Verilog编写，USB、I2C、MAC的接口设计
标签： FPGA 数字电子 开发实例 导航
上传时间： 2013-08-12
上传用户：xa_lgy
基于FPGA的全数字锁相环设计,内有设计过程和设计思想
标签： FPGA 全数字 锁相环
上传时间： 2013-08-13
上传用户：fqscfqj
VHDL数字电路设计的电子书，很好的学习材料
标签： VHDL 数字 电路设计 电子书
上传时间： 2013-08-15
上传用户：dljwq
中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。
标签： FPGACPLD 大唐电信 数字 电路设计
上传用户：541657925
FPGA/CPLD数字电路设计经验分享，有助于设计能力提高
上传时间： 2013-08-17
上传用户：flg0001
FPGA/CPLD数字电路设计经验分享。大唐公司的！
标签： FPGA CPLD 数字 大唐
上传用户：wangchong
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
标签： 数字电路
上传时间： 2013-08-18
上传用户：nairui21
