数字计数
数字计数技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
数字计数 热门资料
查看全部 500 份 →数字频率计的设计
时钟基准模块主要是为了产生1Hz的方波信号，作为测频控制模块的时钟输入。系统的基准时钟输入为20MHz/256=78125Hz,所以为得到1Hz的时钟信号，必须对输入时钟进行78125次分频。由于是奇数倍分频，可利用时钟下降沿比上升沿延迟半...
2025-05-13
9
《数字系统设计与VerilogHDL》 阐述数字系统设计方法
《数字系统设计与VerilogHDL》 阐述数字系统设计方法，重点对用vhdl设计开发常用的数字电路和数字系统进行具体阐述，配合大量设计实例。
2013-12-28
20