在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-06-10
上传用户：01010101
设计了一款基于三网融合的数字家庭媒体中心。采用SMP8644 做高清解码与系统控制，配备UTI 机卡分离的有线数字电视（DVB-C）接收模块、e 家佳家庭子网控制模块、CBHD 蓝光光头机芯和前端处理模块以及一些外围接口，通过SATA 接口可内置或外挂大容量硬盘，通过10/100 Mbit/s 以太网卡和WiFi 无线网卡，可以上网连接固定网站，并实现与数字家庭子网中的计算机、移动媒体终端及其他设备互连，实现资源共享。通过外接CVBS 摄像头和传声器，可扩展支持视频通话。通过UART 接口外接TD-SCDMA 模块，可进行3G 数据通信。对构成的硬件、软件系统做了简要介绍。
上传时间： 2013-11-14
上传用户：xinyuzhiqiwuwu
同轴电缆知识介绍一、概述1、基带同轴电缆同轴电缆以硬铜线为芯,外包一层绝缘材料。这层绝缘材料用密织的网状导体环绕,网外又覆盖一层保护性材料。有两种广泛使用的同轴电缆。一种是50欧姆电缆,用于数字传输,由于多用于基带传输,也叫基带同轴电缆;另一种是75欧姆电缆,用于模拟传输,即下一节要讲的宽带同轴电缆。这种区别是由历史原因造成的,而不是由于技术原因或生产厂家。同轴电缆的这种结构,使它具有高带宽和极好的噪声抑制特性。同轴电缆的带宽取决于电缆长度。1km的电缆可以达到1Gb/s~2Gb/s的数据传输速率。还可以使用更长的电缆,但是传输率要降低或使用中间放大器。目前,同轴电缆大量被光纤取代,但仍广泛应用于有线电视和某些局域网。2、宽带同轴电缆使用有限电视电缆进行模拟信号传输的同轴电缆系统被称为宽带同轴电缆。“宽带”这个词来源于电话业,指比4kHz宽的频带。然而在计算机网络中,“宽带电缆”却指任何使用模拟信号进行传输的电缆网。由于宽带网使用标准的有线电视技术,可使用的频带高达300MHz（常常到450MHz）;由于使用模拟信号,需要在接口处安放一个电子设备,用以把进入网络的比特流转换为模拟信号,并把网络输出的信号再转换成比特流。宽带系统又分为多个信道,电视广播通常占用6MHz信道。每个信道可用于模拟电视、CD质量声音(1.4Mb/s)或3Mb/s的数字比特流。电视和数据可在一条电缆上混合传输。宽带系统和基带系统的一个主要区别是：宽带系统由于覆盖的区域广,因此,需要模拟放大器周期性地加强信号。这些放大器仅能单向传输信号,因此,如果计算机间有放大器,则报文分组就不能在计算机间逆向传输。为了解决这个问题,人们已经开发了两种类型的宽带系统：双缆系统和单缆系统。 1)双缆系统双缆系统有两条并排铺设的完全相同的电缆。为了传输数据,计算机通过电缆1将数据传输到电缆数根部的设备,即顶端器(head-end),随后顶端器通过电缆2将信号沿电缆数往下传输。所有的计算机都通过电缆1发送,通过电缆2接收。2)单缆系统另一种方案是在每根电缆上为内、外通信分配不同的频段。低频段用于计算机到顶端器的通信,顶端器收到的信号移到高频段,向计算机广播。在子分段(subsplit)系统中,5MHz~30MHz频段用于内向通信,40MHz~300MHz频段用于外向通信。在中分(midsplit)系统中,内向频段是5MHz~116MHz,而外向频段为168MHz~300MHz。这一选择是由历史的原因造成的。3)宽带系统有很多种使用方式在一对计算机间可以分配专用的永久性信道;另一些计算机可以通过控制信道,申请建立一个临时信道,然后切换到申请到的信道频率;还可以让所有的计算机共用一条或一组信道。从技术上讲,宽带电缆在发送数字数据上比基带（即单一信道）电缆差,但它的优点是已被广泛安装。
标签： 同轴电缆
上传时间： 2013-10-18
上传用户：段璇琮*
Cadence SPW 4.8.2下3780点FFT的源码，运用混合基算法，对数字电视地面广播有用，对其它基于FFT的系统有参考价值。
上传时间： 2015-07-03
上传用户：liansi
Cadence SPW 4.8.2，数字电视地面广播中能量扩散和去复用的源码。
上传时间： 2015-07-03
上传用户：tuilp1a
Cadence SPW 4.8.2，数字电视地面广播中3780点IFFT的源码。
上传时间： 2013-12-05
上传用户：WMC_geophy
Digital Video Broadcasting (DVB) Specification for Service Information (SI) in DVB systems DVB(数字视频广播)的SI(服务信息)规格标准
标签： DVB Specification Broadcasting Information
上传时间： 2016-07-27
上传用户：yxgi5
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/S2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/S2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-S2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/S2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-22
上传用户：diamondsGQ
Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的BM算法，针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构，在译码器复杂度和译码延时上作了折衷，降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器，证明了该方案的可行性。
上传时间： 2013-06-11
上传用户：奇奇奔奔
