数字电视原理与应用 ppt
上传时间: 2013-05-26
上传用户:eeworm
专辑类-数字处理及显示技术专辑-106册-9138M 数字电视原理与应用-480页-4.8M-ppt.zip
上传时间: 2013-05-30
上传用户:AbuGe
本文通过对当前国际上现有的数字电视标准和数字电视中间件标准进行比较,根据我国市场的实际情况,选择了欧洲数字电视(DVB)中间件标准DVB-MHP,深入分析了基于MHP的数字电视中间件模型.Java平台是基于MHP中间件模型的核心,本文通过深入分析Java平台的构成和Java虚拟机(JVM)的结构和运行原理,并结合适合嵌入式环境的KVM的原理及体系结构,提出了将KVM以FPGA的硬件方式实现的方案.根据数字电视的实际需要对KVM进行适当剪裁,以适应数字电视的嵌入式环境,并设计了相应的功能模块,最后在设计基础上用VHDL加以实现,对于核心模块做了仿真和验证.此外,本文还综述了EDA技术和FPGA器件的发展概况,并较为详细的介绍利用EDA技术进行设计开发的一般流程,最后在FPGA上实现JVM.
上传时间: 2013-07-01
上传用户:dba1592201
这篇论文以数字电视条件接收系统为研究对象,系统硬件设计以DSP和FPGA为实现平台,采用以DSP实现其加密算法、以FPGA实现其外围电路,对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势,提出采用 DSP+FPGA结构的设计方式,将ECC与AES加密算法应用于SK与CW的加密;根据其原理对系统进行总体设计,同时对系统各部分的硬件原理图进行详细设计,并进行 PCB设计。其次采用从上而下的设计方式,对FPGA实现的逻辑功能划分为各个功能模块,然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明:基于通用加扰算法(CSA)的加扰器模块,满足TS流加扰要求;块加密模块的最高时钟频率达到229.89MHz,流加密模块的最高时钟频率达到331.27MHz,对于实际的码流来说,具有比较大的时序裕量;DSP接口模块满足 ADSP BF-535的读写时序;包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程,充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证,并下载至ADSP BF-535评估板上运行。输出结果表明:有限域运算汇编语言编程的实现方式,其运行速度明显提高, 192位加法提高380个时钟周期,32位乘法提高92个时钟周期;ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词:条件接收,DSP,FPGA,ECC,AEs
上传时间: 2013-07-03
上传用户:www240697738
数字电视中的加密
上传时间: 2013-12-18
上传用户:拔丝土豆
主要完成数字电视前端信号处理和缓冲作用的verilog源代码,可以直接使用
上传时间: 2013-12-18
上传用户:woshiayin
在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序
上传时间: 2015-05-14
上传用户:xhz1993
Linux下DVB 数字电视播放器,包括IP Over DVB源代码.
上传时间: 2013-12-20
上传用户:gengxiaochao
linux数字电视播放器,比先的版本高一些.
上传时间: 2014-01-01
上传用户:alan-ee
数字电视MMDS-QPSK系统方案 21世纪是信息的世纪,数字化和网络化已成为不可阻挡的趋势
上传时间: 2015-07-10
上传用户:cuibaigao