FPGA数字钟的设计,用VHDL语言编程,max+plus仿真,可在实际电路中验证...
数字设计——CPLD应用与VHDL源文件,很不错的,希望能对大家有用...
CPLD数字电路设计硬件描述语言一例+一本经典教材,入门专用...
在EDA中,基于数字频率合成器的FPGA实现...
基于ARM平台的等精度数字显示频率计的设计,已通过测试...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源