VHDL语言设计的数字钟 具有时分秒三段显示
VHDL语言设计的数字钟 具有时分秒三段显示...
数字延时补偿技术资料
📦 资源总数：21658
💻 源代码：56160
🔥 数字延时补偿热门资料
查看全部21658个资源 »非常直观的一个随机数计算代码；可以在你买彩票而无法想数字时帮你一个忙。
非常直观的一个随机数计算代码；可以在你买彩票而无法想数字时帮你一个忙。...
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现...
用双线性变换法设计IIR数字滤波器 （1）用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为：在通 带内频率低于0.2π 时
用双线性变换法设计IIR数字滤波器 （1）用双线性变换法设计一个巴特沃斯低通IIR 数字滤波器。设计指标参数为：在通 带内频率低于0.2π 时，最大衰减小于1dB；在阻带内[0.3π ,π ] 频率区间上，最小衰减大于15dB。 （2）以0.02π 为采样间隔，打印出数字滤波器在频率区间[0,...
开发环境 KEIl 用4*4键盘组成0~9,确认,取消,共12个数字按键,用6位7段数码管组成显示电路,加电后,显示888888,输入密码时,会逐位显示F,密码输入过程中有错,可以按取消键再重新
开发环境 KEIl 用4*4键盘组成0~9,确认,取消,共12个数字按键,用6位7段数码管组成显示电路,加电后,显示888888,输入密码时,会逐位显示F,密码输入过程中有错,可以按取消键再重新输入,当输入完毕后安确认键,输入密码就会和程序内部密码对比,正确绿灯就会亮,否则红灯会亮. 密...
💻 数字延时补偿源代码
查看更多 »📂 数字延时补偿资料分类