本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
标签： COOLRUNNER CPLD VHDL 分
上传时间： 2013-12-18
上传用户：shawvi
用单片机实现了数字钟，在其中有键盘，显示器，终端技术，中断计数定时
上传时间： 2014-01-18
上传用户：JIUSHICHEN
：在FPGA 上实现了对高频窄带数字信号的下变频和取样率转换，由于完全避免了需要大量逻辑资源的乘法 器和数字振荡器，其结构大为简化，再加上采用了流水处理结构，使其处理速度超过100M 样点每秒，此外它还具有 结构简单，重配置能力强的优点，具有广阔的应用前景
上传时间： 2014-01-17
上传用户：tonyshao
:数字下变频技术是软件无线电的关键技术之一. 数字下变频技术是将宽带高速数据流信号变成窄带低速 数据流信号,这个过程就是信号的抽取. 实现抽取的关键问题是如何实现抽取前的数字滤波,特别是多级抽取时滤 波器的设计与实现. 对于一个具体信号进行多级抽取时滤波器的设计给出了一个可行的方案
上传时间： 2013-12-18
上传用户：nairui21
在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下 变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所 采用的高效滤波器———CIC 滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink 对数字 下变频的性能进行了仿真。在仿真的基础上使用Insight 公司的FPGA 开发系统,用测试电路实测了 数字下变频的性
上传时间： 2013-11-29
上传用户：kernaling
基于WRM的流媒体数字版权管理_DRM_系统实现.pdf,数字版权管理系统的实现方案
上传时间： 2014-11-15
上传用户：784533221
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
ADC0809(中断汇编实现)数字电压表
上传时间： 2016-02-21
上传用户：dancnc
TMS320F2812 DAC程序 用于实现数字到模拟的输出
上传时间： 2014-01-02
上传用户：refent
通过vc编程实现数字图象的边缘检测,是以Sobel算子来实现的
上传时间： 2013-12-21
上传用户：baiom
