随着现代科技的迅速发展，逆变电源的应用越来越广泛。同时，各行各业对逆变电源的性能也提出了更高的要求。好的逆变电源输出波形要求不但具有高的稳态性能，还应有快的动态响应。单一的控制策略很难同时满足这两方面的要求。因此，各种控制策略取长补短、相互渗透，构成复合控制器，是一种趋势所在。 本文讨论了当今各种比较流行的数字控制策略的优缺点，重点分析了无差拍控制和重复控制这两种控制策略的控制原理，并对其控制算法做了适当改进。无差拍控制动态性能极佳，但其稳态性能不理想，尤其是在带非线性负载时输出电压波形的总谐波畸变较大；而重复控制恰恰相反，它有着很好的稳态性能，但由于周期延迟环节的存在，控制指令不是立即输出，而是滞后一个参考周期才输出，使其动态性能较差。本文采用单相全桥拓扑结构为逆变器主电路，建立了它的连续状态空间模型和离散状态空间模型，分析了它的开环输出特性，并分别阐述了改进的无差拍控制器和重复控制器参数的设计方法。 文章提出将改进的无差拍控制和重复控制这两种控制策略相结合，组成复合控制策略。利用MATLAB建立了控制系统的仿真模型，仿真实验结果证明该复合控制策略能使逆变电源获得理想的稳态和动态性能。最后介绍了以高性能数字信号处理器TMS320F2812为控制核心的逆变电源控制系统的软硬件设计。
上传时间： 2013-07-31
上传用户：liber
60年代初，国际上首次将B超诊断仪应用于临床诊断，40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展，目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容，研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点，可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手，在对超声诊断系统中的几个关键技术进行分析的基础上，重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外，采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计，编译下载至FPGA中，最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案，具有高速度、高精度、高集成度、便携的特点，为全数字化便携超声诊断设备的研制打下了基础。 @@关键词：超声诊断系统；FPGA；数字FIR滤波器；CORDIC算法；SPI总线
上传时间： 2013-07-07
上传用户：hxy200501
数字图像处理技术是信息科学中近几十年来发展最为迅速的学科之一。目前，数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。数字图像处理的特点是处理的数据量大，处理非常耗时，本文研究了在FPGA上用硬件描述语言实现图像处理算法，通过功能模块的硬件化，解决了视频图像处理的速度问题。随着微电子技术的高速发展，FPGA为数字图像信号处理在算法、系统结构上带来了新的方法和思路。 本文设计的基于FPGA的图像处理系统，是一个具有视频图像采集、图像处理、图像显示功能的图像处理系统。该系统采用Altera公司FPGA芯片作为中央处理器，由视频解码模块、图像处理模块、视频编码模块组成。模拟视频信号由CCD传感器送入，经视频解码芯片SAA7113转换成数字视频信号后，图像处理模块完成中值滤波和边缘检测这两种图像处理算法，视频编码芯片SAA7121将数字视频信号转换成模拟视频信号输出。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。仿真结果表明，使用FPGA硬件处理图像数据不仅能够获得良好的处理效果，处理速度也远远高于软件法处理的方法。
上传时间： 2013-04-24
上传用户：han_zh
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
现代数字信号处理对实时性提出了很高的要求，当最快的数字信号处理器(DSP)仍无法达到速度要求时，唯一的选择是增加处理器的数目，或采用客户定制的门阵列产品。随着可编程逻辑器件技术的发展，具有强大并行处理能力的现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势。本文以此为背景，研究了基于FPGA的快速傅立叶变换、数字滤波、相关运算等数字信号处理算法的高效实现。 首先，针对图像声纳实时性的要求和FPGA片内资源的限制，设计了级联和并行递归两种结构的FFT处理器。文中详细讨论了利用流水线技术和并行处理技术提高FFT处理器运算速度的方法，并针对蝶形运算的特点提出了一些优化和改进措施。 其次，分析了具有相同结构的数字滤波和相关运算的特点，采用了有乘法器和无乘法器两种结构实现乘累加(MAC)运算。无乘法器结构采用分布式算法(DA)，将乘法运算转化为FPGA易于实现的查表和移位累加操作，显著提高了运算效率。此外，还对相关运算的时域多MAC方法及频域FFT方法进行了研究。 最后，完成了图像声纳预处理模块。在一片EP2S60上实现了对160路信号的接收、滤波、正交变换以及发送等处理。实验表明，本论文所有算法均达到了设计要求。
上传时间： 2013-06-08
上传用户：zgu489
随着数字图像处理技术的发展，图像处理系统在日常生活、工业、军事和医疗方面等许多领域得到了广泛的应用。 本论文围绕视频图像处理器的设计以及图像增强算法的研究，开展了以下方面的研究： 1.对基于拉普拉斯算子的灰度图像增强算法、基于饱和度分量反馈的自适应亮度增强算法及其改进算法进行了仿真，并分别对增强前后的灰度图像和彩色图像进行了比较。 2.提出了一个视频图像处理器的硬件实现方案。该方案以FPGA为核心，具有较强的图像实时处理能力，具有1路视频输入端口和1路视频输出端口，以及PCI接口和2个UART串行接口。 3.完成了视频图像处理器的原理图设计、印制板图设计。在印制板图设计中，应用信号完整新分析的理论，对高速电路的布局和布线进行了优化设计，保证了硬件电路的性能。
上传时间： 2013-06-13
上传用户：lanjisu111
本文分析了数字音频处理技术中数字滤波器的各种传统实现算法,尤其是研究了FIR数字滤波器的实现算法,在分析了数字滤波器的传统算法的基础上,针对家用和便携式音频处理系统,提供一种基于FPGA的音频处理器的实现方案,以适应便携式和家用设备对处理器体积和功耗小的发展要求.该方案对实现N阶FIR数字滤波器的传统算法进行了改良,将滤波器的系数用浮点数表示法来表示,使得原本至少需要一个乘法器和一个加法器来实现滤波功能,现在仅需要若干次加法和移位运算就可以实现,很大程度降低了设计的复杂度和系统功耗,也减少了芯片的面积.同时采用硬件描述语言VHDL实现了音频处理器各个模块的设计.
上传时间： 2013-06-02
上传用户：cknck
数字视频监控系统是一门集计算机技术、通信技术和数字视频技术于一体的综合系统，它充分利用大规模集成电路和网络的科技成果，体积小巧、性能稳定、通讯便利，被广泛应用于交通、银行、医院、视频会议、无人监控等诸多领域。 本系统基于ARM微处理器平台，移植嵌入式Linux操作系统，并完成视频采集、压缩、传输等任务。为降低产品成本，系统采用ARM9微处理器S3C2410作为主处理器，以USB摄像头作为视频采集设备，用软件对视频数据进行MPEG—4压缩。 论文首先从整体上分析了嵌入式数字视频监控系统的总体设计方案，给出了硬件框架和软件体系。其次在ARM硬件平台成功构建了armlinux嵌入式系统，包括引导程序Bootloader的设计、修改配置Linux内核以及制作JFFS2文件系统，完成USB数码摄像头的驱动。在应用程序开发过程中，设计了基于Video4Linux的视频采集程序，采用mmap(内存映射)方式截取图片，分析了MPEG—4编码模型XVID程序中的运动估计部分，研究了半像素快速搜索算法，从而减少了搜索点数提高了运算速度。最后利用开源JRTPLIB库实现视频数据流的RTP传送。 整个设计是在S3C2410硬件平台上进行的，采用2.4.18版本的Linux内核。其中MPEG—4编码优化测试是在ARMDeveloperSuite(ADS)version1.2中完成的。 本课题为在ARM平台实现数字视频监控的设计做了有益的探索性尝试，对今后进一步完成远程嵌入式视频监控系统的设计有着积极的意义。
上传时间： 2013-06-10
上传用户：shawvi
随着对高处理能力、网络通信、实时多任务,超低功耗这些需求的增长,传统8位处理器已经不能满足新产品的要求了,高端嵌入式处理器已经得到了普遍的重视和应用.ARM是目前嵌入式领域应用最广泛的RISC微处理器结构,该文研究了基于ARM处理器的嵌入式系统的开发,介绍了利用一款ARM微处理器和FPGA设计的四路E1中继板卡的硬件结构和工作原理,并在这个硬件平台上进行软件开发的过程.该四路E1收发器能够提供四条E1链路,把带宽从2Mbps提高到8Mbps,能够同时负载120个用户的通信,解决了数字环路系统中卡槽数目限制的问题.目前,建立在G. 703基础上的El接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用,传送语音信号、数据、图像等业务.文中首先分析了当前数字环路系统的发展现状和趋势,随着网络通信的用户数目及信息量的猛增,拓宽数据传输的通道是一项研究热点,这是开发四路E1收发器的一个目的.接着叙述了数字环路系统的结构和工作原理,即四路E1收发器的应用环境,着重介绍了四路E1板卡在整个系统中所扮演的角色和嵌入式处理器ARM的体系结构和特点,鉴于数据传输中对时钟的要求比较严格,该文还介绍了FPGA技术,应用它主要是为系统提供各个精确的时钟.然后,在分析了四路E1收发器的工作原理和比较了各类处理器特点的基础上,提出了四路E1收发器的硬件设计,分别介绍了时钟模块、系统接口电路、存储系统模块、四通道E1合成器模块、CPU模块以及时隙交换模块.接着,在研究分析了G.703和G.704等通信协议后,再根据系统要求提出了四路E1收发器的软件设计.先介绍了实时操作系统RTXC,详细阐述了ARM处理器启动代码程序的设计,然后给出了在此操作系统下软件设计的整体结构,分四个任务分别阐述此软件功能,其中详细介绍了信令处理模块、接口中断处理模块、系统运行监测模块和RC消息LC消息处理模块.最后介绍了软件和硬件的调试方法以及设计过程中的调试开发过程,整个系统设计完成后,经过反复调试、测验已达到了预期的效果,现正投入使用中.
上传时间： 2013-04-24
上传用户：梦雨轩膂
