专辑类-国标类相关专辑-313册-701M 中文版ROSH关于在电气电子设备中限制使用某些有害物质指令.pdf
上传时间： 2013-06-25
上传用户：xinshou123456
VB操作ACCESS数据库实例.rar VB操作ACCESS数据库实例.rar VB操作ACCESS数据库实例.rar VB操作ACCESS数据库实例.rar
上传时间： 2013-04-24
上传用户：dyctj
常用ARM7TDMI(-S)指令集及汇编，
上传时间： 2013-06-28
上传用户：jhksyghr
Linux操作指导专题(华为内部培训资料),pdf
上传时间： 2013-04-24
上传用户：1079836864
固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质，不需要浪费大量的寻道时间，因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构，因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展，固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景，通过可编程逻辑器件FPGA，基于ATA协议并使用硬件编程语言verilog，设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作，从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一：论文从固态硬盘的基本结构出发，分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求，并概括了IDE控制器设计的要点和难点；第二：论文设计了IDE控制器的总体功能框架，将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块，并分析了各个子功能模块的基本工作原理和具体功能设计；第三：论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码，同时给出了主要子功能模块的时序仿真图；最后，论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现，并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析，验证了本论文设计的正确性。
上传时间： 2013-07-31
上传用户：liangrb
随着电子技术的不断发展，各种智能核仪器逐步走向自动化、智能化、数字化和便携式的方向发展。针对传统的多道脉冲幅度分析器体积大，人机交互不友好，不方便现场分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脉冲幅度分析器的陆续出现填补了这一缺点。 随着电子技术的发展，以ARM为核的处理器技术的应用领域不断扩大，相比较单片机而言，它的主频高、运算速度快，可以满足多道脉冲幅度分析器的苛刻的时间上的要求。而且ARM处理器功耗小，适合于功耗要求比较苛刻的地方，这些方面的特点正好满足了便携式多道脉冲幅度分析器野外勘察的要求。同时，由于以ARM为核的处理器具有丰富的外设资源，这样就简化了外设电路及芯片的使用，降低了功耗并增强了产品的信赖性。另外，ARM芯片可以方便的移植操作系统，为多道脉冲幅度分析器多任务的管理和并行的处理，甚至硬实时功能的实现提供了前提。而且在ARM平台使用嵌入式linux操作系统使多道脉冲幅度分析器的软件易于升级。 智能化和小型化是多道脉冲幅度分析器的发展趋势。智能化要求系统的自动化程度高、操作简便、容错性好。智能化除了需要控制软件外，还需要软件命令的执行者即硬件控制电路来实现相应的控制逻辑，两者的结合才能真正的实现智能化。小型化要求系统的体积小、功耗小、便于携带；小型化除了要求采用微功耗的器件，还要求电路板的尺寸尽量的小且所用元件尽量的少，但小型化的同时必须保持系统的智能化，即不能减少智能化所要求的复杂的逻辑和时序的控制功能。为此采用高集成度的ARM芯片实现控制电路能满意地同时满足智能化和小型化的要求。在研制的多道脉冲幅度分析器中，几乎所有的控制都可以用控制芯片来实现，如阈值设定、自动稳谱以及多道数据采集，在节省了元件的数目和电路板的尺寸的同时仍能保持系统的智能化程度。 Linux内核精简而高效，可修改性强，支持多种体系结构的处理器等，使得它是一个非常适合于嵌入式开发和应用的操作系统。嵌入式Linux可以运行的硬件平台十分广泛，从x86、MIPS、POWERPC到ARM，以及其他许多硬件体系结构。目前在世界范围内，ARM体系结构的SOC逐渐占领32位嵌入式微处理器市场，ARM处理器及技术的应用几乎已经深入到各个领域，例如：工业控制，无线通讯，网络，消费类电子，成像等。 本课题采用三星公司生产的ARM(Advanced RISC Machines，先进精简指令集机器)芯片S3C2410A设计并研制了一种便携式的核数据采集系统设计方案。利用ARM芯片丰富的外设资源对传统的多道脉冲幅度分析器进行改进和简化。系统由前端探测器系统，以及由线性脉冲放大器、甄别电路、控制电路、采样保持电路组成的前置电路，中央处理器模块，显示模块，用户交互模块，存储模块，网络传输模块等多个模块组成。本设计基于ARM9芯片S3C2410，并在此平台上移植了嵌入式linux操作系统来进行任务的调度和处理等。 电路板核心板部分设计采用6层PCB板结构，这样增加了系统可靠性，提高了电磁兼容的稳定性。数据采集系统是多道脉冲幅度分析器的核心，A/D转换直接使用了S3C2410内置的ADC(Analog to Digital Converter,模数转换器)，在2.5 MHz的转换时钟下最大转换速度500 KSPS(Kilo-Samples per second,千采样点每秒)，满足了系统最低转换时间≤5 μs的要求，并且控制简单，简化了外部接口电路。由于SD(Secure Digital Card，安全数码卡)卡存储容量大、携带方便、成本低等优点，所以设计中采用其作为外部的数据存储设备,其驱动部分采用SD卡软件包，为开发带来了方便。本设计采用640*480的6.4寸LCD(Liquid Crystal Display，液晶显示)屏作为人机交互的显示部分，并且通过Qt/Embedded为系统提供图形用户界面的应用框架和窗口系统。其中包括了波形显示部分和用户菜单设置部分，这样方便了用户操作。系统的数据存取方面是基于SQLite嵌入式小型数据库而进行的。为了方便数据向上位机的传输，系统设计中采用XML(Extensible Markup Language，可扩展标记语言)格式来组织传输的数据，通过基于TCP/IP(Transmission Control Protocol/Internet Protocol)协议的Linux下Socket套接字编程，来进行与上位机或PC(Personal Computer,个人计算机或桌面机)等的连接和数据传输。
上传时间： 2013-04-24
上传用户：tzl1975
SIMCOM公司的SIM300的AT指令中文翻译
上传时间： 2013-06-08
上传用户：wlyang
本文深入研究了Nios 自定制指令的软硬件接口，基于Altera 的IP 核FFT V2.2.0实现了变换长度为1024 点的高速复数FFT 算法，提出了一种在Nios 嵌入式系统中定制用户FFT 算
上传时间： 2013-04-24
上传用户：hfmm633
课题分析了目前国内外减摇鳍控制技术的发展与现状，重点讲述了基于ARM处理器的减摇鳍控制器的功能设计与实现方案。 减摇鳍是一种由微机控制的自动化程度很高的船舶减摇装置。减摇鳍控制系统根据人为输入的信号和来自鳍本身的反馈信号，及时输出不同的控制指令，控制鳍转动到期望的角度，达到减小船舶横摇的目的。但目前大多数的减摇鳍控制器使用单片机作为主处理器或者以工控机为基础开发而来的，前者集成度不高，稳定性也不好，而后者成本较高。因此，课题设计了一款新型的基于ARM嵌入式处理器的嵌入式减摇鳍控制器，解决了上述问题。 该系统主要由硬件平台和软件平台两部分组成。硬件平台主要包括基于飞利浦公司的LPC2290的控制器核心电路和辅助实现控制的驱动电路；软件平台主要是基于ARM的软件，包括启动代码和应用程序；为实现系统的可靠运行，同时也采取了一些保证系统可靠性的措施。 目前，减摇鳍系统大多采用基于力矩对抗原理的PID控制器。由于船舶横摇运动的非线性、复杂性、时变性以及海况的不确定性，经典PID控制很难获得令人满意的控制效果。因此，如何实现PID参数的自整定就显得犹为重要。模糊控制事先不需要获知对象的精确数学模型，而是基于人类的思维以及经验，用语言规则描述控制过程，并根据规则去调整控制算法或控制参数。本论文将模糊控制与PID控制相结合，实现了无须精确的对象模型，只须将操作人员和专家长期实践积累的经验知识用控制规则模型化，然后用模糊推理在线辨识对象特征参数，实时改变控制策略，便可对PID参数实现最佳调整。 研究结果表明：采用该控制手段能较好的满足设计要求，开发的嵌入式减摇鳍控制系统具有设计合理、集成度高、性价比高、性能优越、抗干扰能力强、稳定性好、实时性高等优点。同时能够适应减摇鳍控制系统智能化的发展趋势，所以该减摇鳍控制器具有很好的使用价值及意义。
上传时间： 2013-06-06
上传用户：mslj2008
指令集仿真器是目前嵌入式系统研究中一个极其重要的领域，一个灵活高效且准确度高的仿真器不仅可以实现对嵌入式系统硬件环境的仿真，而且是现代微处理器结构设计过程中性能评估的重要工具. 仿真器的性能已经成为影响整个设计效率的重要因素，在现有的指令集仿真技术中，编译型仿真技术虽然可以获得高的仿真速度，但其对应用的假设过于严格，限制了其在商业领域中的应用；解释型仿真器虽被普遍使用，但其缺点也很明显，由于模拟过程中需要耗费大量时间用于指令译码，解释型模拟器速度往往很有限，使用性能较低。由此可见，如何减少仿真过程中的指令译码时间，是提高仿真器的性能的关键。 本文旨在提出一个指令集仿真器的原型，重点解决指令解码过程中的速度瓶颈，在其基础可以进行扩充和改进，以适应不同硬件平台的需要。文章首先从ARM指令集的指令功能和编码格式入手，通过分析和比较找出了一般常用指令的编码和实现规律，并在此基础上进行了高级语言的描述，其后提出了改进版解释型指令集仿真器的设计方案，包括为提高仿真器性能，减少译码时间，创新性的在流程设计中加入了预解码的步骤，同时用自己设计的压缩算法解决了因预解码产生大量译码信息而带来的内存过度消耗难题。接下来，描述了仿真器的实现，包括指令的取指、译码、执行等基本功能，并着重描述了如何通过划分存储域和存储块的方式模拟真实存储器的读写访问实现。 另外，需要特别指出的是，针对仿真器中普遍存在的调试难问题，本文从一线程序开发人员的角度，在调试模块的设计中除了断点设置、程序暂停、恢复等基本功能外，还添加了各类监视设备和程序跟踪的功能，以期能提高本仿真器的实用性。 在文章的结尾，提出了仿真器的验证方案，并按照该方案对仿真器进行了功能和性能上的验证，最后对进一步的工作进行了展望。
上传时间： 2013-08-02
上传用户：宋桃子
