描述符

VHDL硬件描述语言与数字逻辑电路设计-333页-18.9M.pdf

专辑类-可编程逻辑器件相关专辑-96册-1.77G VHDL硬件描述语言与数字逻辑电路设计-333页-18.9M.pdf

标签： VHDL 18.9 333

上传时间： 2013-05-25

上传用户：zsjzc
VHDL硬件描述语言-497页-2.3M-e文-PDF版.pdf

专辑类-可编程逻辑器件相关专辑-96册-1.77G VHDL硬件描述语言-497页-2.3M-e文-PDF版.pdf

标签： VHDL 497 2.3 M-e

上传时间： 2013-04-24

上传用户：cath
VHDL硬件描述语言.rar

本书全面的介绍了VHDL硬件描述语言的基本知识和利用VHDL语言进行数字电路系统设计的方法。

标签： VHDL 硬件描述语言

上传时间： 2013-07-30

上传用户：long14578
一种基于SIFT描述子的特征匹配新算法

为了克服传统的局部特征匹配算法对噪声和图像灰度非线性变换敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。该算法首先

标签： SIFT 特征匹配新算法

上传时间： 2013-04-24

上传用户：hphh
jm编码算法描述及配置文件参数解释

jm编码算法描述及配置文件参数解释,包括h.264算法描述和参数解释

标签： 编码算法参数

上传时间： 2013-06-06

上传用户：cjf0304
MVB1类设备控制器的FPGA设计

本文对TCN中的MVB技术进行了研究，并在深入了解MVB的通信机制的基础上，提出了采用FPGA替代MVB控制器专用芯片的解决方法。根据TCN协议，连接在MVB上的设备可以分为5类，其中1类设备可以在不需要CPU的基础上实现自动通信，最为常用。本设计的目的就是采用FPGA替代MVB1类设备控制器。文章采用自顶向下的模块化设计方法，根据MVB1类设备控制器要实现的功能，将设计划分为3个模块：发送模块、接收模块和MVB1类模式控制模块。其中发送模块又划分为位控制单元、CRC生成单元、FIFO单元和曼彻斯特编码单元等。接收模块又划分为帧起始检测单元、时钟恢复单元、帧分界符检测单元、数据译码单元、CRC校验单元、译码控制单元和长度错误检测单元等。MVB1类模式控制模块又划分为报文错误处理单元、主帧寄存器单元、TM控制单元和主控单元等。上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。

标签： MVB1 FPGA 设备控制器

上传时间： 2013-07-21

上传用户：dengzb84
多功能车辆总线一类设备的FPGA实现

多功能车辆总线一类设备是一个在列车通信网(TCN，TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口，因此迫切需要研制具有自主知识产权的列车通信网产品。论文以一类设备控制器的设计为核心，采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的发送与接收处理和对帧数据的提取与存储处理。同步层包含帧的识别模块、曼彻斯特译码模块、曼彻斯特编码与帧封装三个模块。帧识别模块检测帧的起始位并对帧类型进行判断。译码模块根据采集的样本值来判断曼彻斯特编码的值，采样的难点在于非理想信号带来的采样误差，论文使用结合位同步的多点采样法来提高采样质量。帧分界符中的非数据符不需要进行曼彻斯特编码，编码时在非数据符位关闭编码电路使非数据符保持原来的编码输出。数据处理层以主控单元(MCU，Main Control Unit)和通信存储器为设计核心。MCU是控制器的核心，对接收的主帧进行分析，判断是从通信存储器相应端口取出应答从帧并发送，还是准备接收从帧并存入通信存储器。通信存储器存储设备的通信数据，合适的地址分配能简化MCU的控制程序，论文固定了通信存储器端口大小使MCU可以根据一个固定的公式进行端口的遍历从而简化了MCU程序的复杂度。数据在传输中由于受到干扰和冲突等问题而出现错误，论文采用循环冗余检验码结合偶检验扩展来对传输数据进行差错控制。最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。目前该一类设备已运用在SS4G电力机车的制动控制单元(BCU．Brake Control Unit)中并在铁道科学研究院通过了TCN通信测试。一类设备的成功研制为列车通信网中总线管理器等高类设备的开发奠定了坚实的基础。

标签： FPGA 多功能总线设备

上传时间： 2013-07-27

上传用户：qazxsw
VHDL硬件描述语言与数字逻辑电路设计

·VHDL硬件描述语言与数字逻辑电路设计

标签： VHDL 硬件描述语言数字逻辑电路设计

上传时间： 2013-04-24

上传用户：李彦东
《Verilog HDL 硬件描述语言》

·详细说明：正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目录译者序前言第1章简介&n

标签： nbsp Verilog HDL 硬件描述语言

上传时间： 2013-07-02

上传用户：6404552
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计

基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

标签： FPGA VHDL 数字频率计硬件描述语言

上传时间： 2013-08-06

上传用户：taozhihua1314