用vierilog语言描写的电子时钟源码 用vierilog语言描写的电子时钟源码,可以实现计时、显示年月日、秒表等功能。... 👤 wang5829 ⬇️ 125 次下载 vierilog 语言 电子时钟 源码
用vhdl描写的通用异步dram控制器 用vhdl描写的通用异步dram控制器,经过编译器综合和仿真测试,符合设计要求。... 👤 ouyangtongze ⬇️ 80 次下载 vhdl dram 控制器