脉冲压缩技术是指对雷达发射的宽脉冲信号进行调制(如线性调频、非线性调频、相位编码)，并在接收端对回波宽脉冲信号进行脉冲压缩处理后得到窄脉冲的实现过程。脉冲压缩有效地解决了雷达作用距离与距离分辨率之间的矛盾，可以在保证雷达在一定作用距离下提高距离分辨率。\r\n
上传时间： 2013-08-31
上传用户：王楚楚
空间多媒体通信过程中存在的不可预测的分组数据丢失、乱序，可变的链路传输及处理时延抖动以及收发端时钟不同步与漂移等问题，这可能导致接收端在对音视频数据进行显示播放时产生音视频不同步现象。为了解决此问题，提出了一种改进的基于时间戳的空间音视频同步方法，该方法采用一种相对时间戳映射模型，结合接收端同步检测和缓冲设计，能够在无需全网时钟和反馈通道的情况下，实现空间通信中的音视频同步传输，并在接收端进行同步播放显示。对该方法进行了仿真，结果表明了设计的可行性。同步前的均方根误差SPD值平均在150 ms左右，最大能达到176.1 ms。文中方法能将SPD值控制在60 ms左右，不仅能实现音视频同步传输，并且开销很小，可应用在空间多媒体通信中。
标签： 音视频
上传时间： 2013-11-21
上传用户：comer1123
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间： 2013-11-05
上传用户：VRMMO
前面讨论了很多内容，基本上涉及了有关PCB板的绝大部分相关的知识。第二章探讨了传输线的基本原理，第三章探讨了串扰，在第四章里我们阐述了许多在现代设计中必须关注的非理想互连的问题。对于信号从驱动端引脚到接收端引脚的电气路径的相关问题，我们已经做了一些探究，然而对于硅芯片，即处于封装内部的IC来说，其信号传输通常要通过过孔和连接器来进行，对这样的情况我们该如何处理？在本章中，我们将通过对封装、过孔和连接器的研究，阐述其原理，从而指导大家在设计的时候对整个电气路径进行完整地分析，即从驱动端内部IC芯片的焊盘到接受器IC芯片的焊盘。
标签： High-Speed Digital System desi
上传时间： 2013-11-24
上传用户：maizezhen
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-11-05
上传用户：dudu121
在理论分析循环码编码和译码基本原理的基础上，提出了基于单片机系统的(24，16)循环码软件实现编码、译码的方案。仿真结果表明(24，16)循环码能有效地克服来自通讯信道的干扰，保证数据通信的可靠及系统的稳定，使误码率大幅度降低。本论文对(24，16)循环码的研究结果表明，可以有效地降低错误概率和提高系统的吞吐量，实现纠错仅需要在接收端增加有限的存储空间和计算复杂度，具有一定的实用价值。 Abstract: Based on analyzing the theory of encoding and decoding of cyclic code， this paper showed the schemes of encoding and decoding of(24，16)cyclic code by the software and based on microcontroller. Simulation results show that using (24，16) cyclic codes can effectively overcome the interference from communication channel， ensure the reliability and stability of data communication systems， and reduce the bit error rate greatly. The results of this paper show that by using the (24，16) cyclic code， the error rate can be reduced and the system throughput can be improved. Meanwhile， the system only needs to enlarge limited storage space and computation the complexity at the receiving end to realize error correction. Thus the (24，16) cyclic code has a practical value.
上传时间： 2013-11-09
上传用户：gaoliangncepu
为提高电力线载波传输的抗干扰能力,本文利用切比雪夫双峰带通滤波器带通到带阻的衰减特性,在电力线载波传输的接收端基于MAX275设计了一套滤放电路,重点介绍了MAX275的工作原理,信号提取与滤放电路设计,外部参数选择等。
上传时间： 2013-10-20
上传用户：waitingfy
PT2262/2272是一种CMOS工艺制造的低功耗低价位通用编解码电路，是目前在无线通讯电路中作地址编码识别最常用的芯片之一。PT2262/2272最多可有12位（A0-A11）三态地址端管脚（悬空，接高电平，接低电平），任意组合可提供531441地址码，PT2262最多可有6位（D0-D5）数据端管脚，设定的地址码和数据码从17脚串行输出。PT2262/2272必须用相同地址码配对使用，当需要增加一个通讯机时，用户不得不求助于技术人员或厂家来设置相同地址码，客户自己设置相对比较麻烦，尤其对不懂电子的人来说。随着人们对操作的要求越来越高，PT2262/2272的这种配对使用严重制约着使用的方便性，人们不断地要求使用一种无须请教专业人士，无须使用特殊工具，任何人都可以操作的方便的手段来弥补PT2262/2272的缺陷，这就是PT2262软件解码。如果在接收端采用软件解码，则可节省单片机的I/O口和解码芯片PT2272，本方案适合单工无线传输，发射端无须单片机，硬件简单，性价比高。
上传时间： 2013-11-11
上传用户：miaochun888
本文介绍一个嵌入了TCP/IP 协议栈的89C52 单片机，通过图像采集模块，采用组播方式，实现了图像采集与网络传输的功能。文中给出了硬件接口电路与软件设计的原理与实现方法。关键词: TCP/IP； RTL8019AS； 图像采集； 组播； 网络摄像头随着网络技术的发展和网络应用的普及，如何充分利用网络资源来实现低成本、高可靠的远程视频监控，已成为一个技术热点。本文介绍一个用单片机与图像采集模块接口，嵌入TCP/IP 协议栈，制作“网络摄像头”的方法。本网络摄像头在一个组播式视频图像监控系统中，只作为组播源向以太网发送视频图像数据；其它监控计算机则作为组播成员接收数据。整个视频图像发送和监控系统在局域网中使用时，监控接收端的PC 机只要加入了组播组，不必知道网络摄像头的IP 地址和MAC 地址，也不需要两者的IP 地址是在同一网段，均可接收到网络摄像头发出的图像数据，使用起来相当方便。
上传时间： 2013-12-18
上传用户：mhp0114
地弹的形成：芯片内部的地和芯片外的PCB地平面之间不可避免的会有一个小电感。这个小电感正是地弹产生的根源，同时，地弹又是与芯片的负载情况密切相关的。下面结合图介绍一下地弹现象的形成。 简单的构造如上图的一个小“场景”，芯片A为输出芯片，芯片B为接收芯片，输出端和输入端很近。输出芯片内部的CMOS等输入单元简单的等效为一个单刀双掷开关，RH和RL分别为高电平输出阻抗和低电平输出阻抗，均设为20欧。GNDA为芯片A内部的地。GNDPCB为芯片外PCB地平面。由于芯片内部的地要通过芯片内的引线和管脚才能接到GNDPCB，所以就会引入一个小电感LG，假设这个值为1nH。CR为接收端管脚电容，这个值取6pF。这个信号的频率取200MHz。虽然这个LG和CR都是很小的值，不过，通过后面的计算我们可以看到它们对信号的影响。先假设A芯片只有一个输出脚，现在Q输出高电平，接收端的CR上积累电荷。当Q输出变为低电平的时候。CR、RL、LG形成一个放电回路。自谐振周期约为490ps，频率为2GHz，Q值约为0.0065。使用EWB建一个仿真电路。（很老的一个软件，很多人已经不懈于使用了。不过我个人比较依赖它，关键是建模，模型参数建立正确的话仿真结果还是很可靠的，这个小软件帮我发现和解决过很多实际模拟电路中遇到的问题。这个软件比较小，有比较长的历史，也比较成熟，很容易上手。建议电子初入门的同学还是熟悉一下。）因为只关注下降沿，所以简单的构建下面一个电路。起初输出高电平，10纳秒后输出低电平。为方便起见，高电平输出设为3.3V，低电平是0V。（实际200M以上芯片IO电压会比较低，多采用1.5－2.5V。）
标签： 分
上传时间： 2013-10-17
上传用户：zhishenglu
