用c#编写的 音乐播放器播放源码 能实现基本本地音乐的播放功能-Written with c# music player, the local source to achieve basic music playback
上传时间： 2013-07-22
上传用户：6546544
电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展，对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求，促使广播科研人员不断更新现有技术，以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处，根据欧洲ETS300799标准，实现了一种激励器输入接口的解决方案，这种方案将复接器送来的ETI(NA,G704)格式的码流转换成符合ETS300799标准ETI(NI)的标准码流，并送往后面的信道编码器。ETI(NA,G704)格式与现行的ETI(NI,G703)格式相比，主要加入了交织和RS纠错编码，使得信号抗干扰能力大大加强，提高了节目从演播室到发射台的传输质量，特别是实时直播节目要求信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的RS码，对可检不可纠的错误发出报警信号，通过其它方法替代原有信号，对音质影响不大，节省了纠正这个错误的资源和开发成本。 同时，我们采用FPGA硬件开发平台和VHDL硬件描述语言编写代码实现硬件功能，而不采用专用芯片实现功能，使得修改电路和升级变得异常方便，大大提高了开发产品的效率，降低了成本。 经过软件仿真和硬件验证，本系统已经基本实现了预想的功能，扩展性较好，硬件资源开销较小，具有实用价值。
上传时间： 2013-07-15
上传用户：afeiafei309
本课题对DQPSK调制解调技术的FPGA实现进行了比较全面的研究，利用DQPSK调制技术实现了码速200Kbps的调制器。调制载频3.2MHz、带宽180KHz、带外抑制大于45dB，调制器设计达到预定要求。解调器硬件完成，软件未全部实现，但完成了CIC滤波器、载波跟踪环、位定时同步、并串转换等几个关键模块的设计。对解调器做了实验测试，验证了相关模块设计的正确性，解调器中重要的载波同步功能已能实现。 在本文中，主要介绍了DQPSK调制解调技术的FPGA实现。着重对差分编解码、成形滤波器、Costas载波跟踪环以及CIC滤波器进行了详细叙述，对硬件设计则做了简要的说明，给出了主要电路图和实物图。 在重要设计环节上，文中进行了比较细致的Matlab仿真及System View仿真，并给出了相关分析与说明。最后，采用VHDL 硬件描述语言对系统进行了设计与实现。文中对位定时同步以及CIC滤波器的可变速设计做了创新与改进。
上传时间： 2013-05-22
上传用户：michael52
软开关技术是电力电子装置向高频化、高功率密度化发展的关键技术，已成为现代电力电子技术研究的热点之一。微处理器的出现促进了电力电子变换器的控制技术从传统的模拟控制转向数字控制，数字控制技术可使控制电路大为简化，并能提高系统的抗干扰能力、控制灵活性、通用性以及智能化程度。本文提出了一种利用耦合输出电感的新型次级箝位ZVZCS PWM DC/DC变换器，其反馈控制采用数字化方式。 论文分析了该新型变换器的工作原理，推导了变换器各种状态时的参数计算方程；设计了以ARW芯片LPC2210为核心的数字化反馈控制系统，通过软件设计实现了PWM移相控制信号的输出；运用Pspice9.2软件成功地对变换器进行了仿真，分析了各参数对变换器性能的影响，并得出了变换器的优化设计参数；最后研制出基于该新型拓扑和数字化控制策略的1千瓦移相控制零电压零电流软开关电源，给出了其主电路、控制电路、驱动电路、保护电路及高频变压器等的设计过程，并在实验样机上测量出了实际运行时的波形。 理论分析与实验结果表明：该变换器拓扑能实现超前桥臂的零电压开关，滞后桥臂的零电流开关；采用ARM微控制器进行数字控制，较传统的纯模拟控制实时反应速度更快、电源稳压性能更好、外围电路更简单、设计更灵活等，为实现智能化数字电源创造了基础，具有广泛的应用前景和巨大的经济价值。
上传时间： 2013-08-03
上传用户：cc1
H.264/AVC是ITU与ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission国际标准化组织/国际电工委员会)联合推出的活动图像编码标准。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。基于上下文的自适应二进制算术编码(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的两个熵编码方案之一，相对于另一熵编码方案-CAVLC(基于上下文的自适应可变长编码)，CABAC具有更高的数据压缩率：在同等编码质量下要比CAVLC提高10％～15％的压缩率。CABAC能实现很高的数据压缩率，但这是以增加实现的复杂性为代价的。在已有的硬件实现方法上，CABAC的解码效率并不高。 论文在深入研究CABAC解码算法及其实现流程，并在仔细分析了H.264/AVC码流结构的基础上，总结出了影响CABAC解码效率的各个环节，并以此为出发点，对CABAC解码所需中的各个功能模块进行了优化设计，设计出一种新的CABAC解码器结构，相对于一般的CABAC解码器，它的解码效率得到了显著提高。论文针对影响CABAC解码过程的"瓶颈"问题一多次访问存储部件影响解码速率，提出了新的存储组织方式，并根据CABAC的码流结构特性，采用4个子解码器级联的方式来进一步提高解码速率。 最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
上传时间： 2013-07-03
上传用户：huazi
纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛，在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC：Reed-Solomon ProductCode)进行纠错，RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点，在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性，可靠性，同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用，FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法，提出RS编码器实现方案，详细分析了译码器的ME算法和改进BM算法的实现，针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案，在译码器复杂度和延时上作了折衷，降低了译码器的复杂度并提高了最高工作频率，利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率，节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208，192)编译码器。
上传时间： 2013-07-20
上传用户：xinshou123456
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方法，权衡硬件实现复杂度与处理时延等因素，优先考虑面积因素，提高元件的重复利用率和降低电路复杂度，来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块，分别阐述了实现过程。 然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。 最后，研究了Tuxbo码译码器几项最新技术，如滑动窗译码，归一化处理，停止迭代技术结合流水线电路设计，将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合，证实了这些改进技术能有效地提高译码器的吞吐量，减少译码时延和存储器面积从而降低功耗。
上传时间： 2013-04-24
上传用户：haohaoxuexi
研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信道的多径和各种噪声的影响，信号在接收端会引起差错，通过信道编码环节，可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中，信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码，即内码为（2，1，6）的卷积码，外码为（255，223）的RS码，中间进行交织操作。其中，里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码，是分组码中纠错能力最强的纠错码，一次可以纠正多个突发错误，广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim软件进行了功能仿真，并通过Xilinx公司的软件ISE对设计进行综合、布局布线，最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中，完成了电路的设计并实现了编码译码的功能，表明本文设计的信道编解码器的正确性和实用性，满足了微小卫星通信分系统的技术要求。
上传时间： 2013-08-01
上传用户：lili123
回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中，都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同，本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的，这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求，但是在实时性要求较高的场合，其处理速度等性能方面已经不能满足系统高速、实时的需要。现代大容量、高速度的FPGA的出现，克服了上诉方案的诸多不足。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，且其灵活的可配置特性使得FPGA构成的DSP系统非常易于修改、测试和硬件升级。 本文研究目标是如何在FPGA芯片上实现回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模块算法，包括自适应滤波算法、远端检测算法、双讲检测算法、NLP算法、舒适噪声产生算法，并实现了这些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的设计流程与实现方法，并利用硬件描述语言Verilog HDL实现了各部分算法。 (3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。 (4)根据ITU-T G．168的标准和建议，对设计进行了大量的主、客测试，各项测试结果均达到或优于G．168的要求。
上传时间： 2013-06-23
上传用户：123啊
16位带有并行预置功能的右移移位寄存器，CLK1是时钟信号， LOAD是并行数据使能信号，QB是串行输出端口
上传时间： 2013-04-24
上传用户：diamondsGQ
