这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器，通过独特的3次映射一位全加器的方法从而实现七人表决器的功能，与网络上任何其他的七人表决器源码决无雷同。
标签： ISP 编程实验 独立 编写
上传时间： 2017-01-19
上传用户：huyiming139
VHDL语言实现三人表决器控制电路，有优先级自主设定等功能
标签： VHDL 语言 三人表决器 控制电路
上传时间： 2013-12-03
上传用户：a3318966
vhdl实现的三人表决器，大家一起交流一下，
标签： vhdl 三人表决器
上传时间： 2017-01-31
上传用户：坏天使kk
含有七人表决器，格雷码变换电路，英文字符显示电路，基本触发器（D和JK），74LS160计数器功能模块，步长可变的加减计数器
标签： 表决器
上传时间： 2017-02-02
上传用户：yuzsu
表决器,实现7人表决. 使用max+plus3编写. 使用简单方便.
标签： plus max 表决器 编写
上传时间： 2017-02-03
上传用户：lingzhichao
三人投票程序，用VerilogHDL写的，希望对大家有所帮助
标签： 程序
上传时间： 2013-12-17
上传用户：h886166
Linux0.11 下的内存管理 作者：袁镱 一篇某牛人写的关于linux 0.11 下内存管理的文章
标签： 0.11 Linux linux 内存管理
上传时间： 2013-12-26
上传用户：924484786
3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
标签： 译码器 数据选择器 交通灯 信号
上传时间： 2017-08-13
上传用户：Thuan
1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能
标签： 2.4 3.4 七段数码 译码器
上传时间： 2013-12-20
上传用户：ecooo
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
标签： VHDL 语言 三人表决器 设计文件
上传时间： 2014-12-07
上传用户：541657925
