基于CPLD的扰码与解扰码器的设计
基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选...
基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选...
系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序...
EVM板话音扰码器,使用-D命令展开 C54X带通滤波器汇编文件...
OFDM中的关于扰码器的个人设计的MATLAB的算法,比较经典的 !...
通信系统中扰码的实现,采用Matlab的S函数...
wcdma下行扰码和OVSF码的matlab仿真程序,已经经过程序验证,绝对可用!...
SDI接口的源程序,包括扰码编码,并串转换,用VHDL硬件描述语言编写...
用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真...
产生BCH码多项式,其中码字长度为N,消息长度为K...
DVB-C中的扰码源程序,可以不用修改直接使用...