📚 感知层设计技术资料

📦 资源总数：47428

💻 源代码：59743

🔥 感知层设计热门资料

查看全部47428个资源 »

H264帧间预测算法研究与FPGA设计.rar

随着数字化技术的飞速发展，数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据，视频通信需要占用更多的带宽资源，因此为了实现在带宽受限的条件下的传输，视频源必须经过大量压缩。尽管现在的网络状况不断地改善，但相对与快速增长的视频业务而言，网络带宽资源仍然是远远不够的。2003...

📅 2013-04-24 👤 zttztt2005

H264 FPGA 帧间预测

SATA2.0硬盘加解密接口芯片数据通路的设计与FPGA实现.rar

SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错...

📅 2013-04-24 👤 JIUSHICHEN

SATA FPGA 2.0

基于FPGA的固态硬盘控制器设计.rar

近年来，大容量数据存储设备主要是机械硬盘，机械硬盘采用机械马达和磁片作为载体，存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体，无机械装置，具有抗震、宽温、无噪、可靠和节能等特点，是目前存储领域所存在问题的解决方案之一。本文针对这一问题，设计基于FPGA的固态硬...

📅 2013-05-28 👤 sssnaxie

FPGA 固态硬盘制器设计

DDR2控制器IP的设计与FPGA实现.rar

DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架...

📅 2013-06-10 👤 ynzfm

DDR2 FPGA 控制器

基于FPGA的10M100M以太网控制器的设计.rar

随着以太网技术的不断发展，网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试；介绍了整个系统的内部结构、模块划分，并对各个模块的设计过程进行了详细阐述，接着介绍...

📅 2013-07-17 👤 bruce

10M100M FPGA 以太网控制器