该论文基于NIOS Ⅱ软核处理器和Altera的FPGA技术，设计了一种便携式的振动频谱分析仪，用于旋转机械的故障监测和诊断。以SOPC技术为手段，将信号采集和信号处理电路通过可编程片上系统来实现，其特点是将对ADC的控制、数字信号的滤波、快速傅立叶变换的设计，通过FPGA芯片集成在一起，以NIOS Ⅱ来完成32位CPU的状态控制功能。工程机械、汽车车辆中都存在诸如发动机类的旋转机械，这类设备的异常振动往往会影响正常工作，严重时还会出现各种重大事故，该分析仪可以实时地或定期地对发动机、齿轮箱等旋转机械进行振动频谱分析和监测，运用于民用机械能产生非常好的经济效益。 该论文从四个方面进行了研究工作。其一，利用FPGA对ADC芯片的工作进行控制，使其在规定的时间内与DSP模块进行数据交换，并对ADC各引脚时序进行控制，使两者协调同步工作，编制了相应的VHDL语言程序。其二，采用SOPC Builder设计开发，实现了基于NIOS Ⅱ的32位CPU软核，创建了相应的C/C++和汇编的宏代码，使得软件可以访问用户自定义逻辑。对顶层设计产生的VHDL的RTL代码和仿真文件进行了综合、编译适配以及仿真。其三，配合Matlab和DSP Builder的强大功能进行DSP模块设计，开发出了FIR和FFT等功能模块，并且添加到SOPC系统中，使其可以由NIOS Ⅱ很容易的调用。其四，在NIOS Ⅱ系统中添加了uC/OS Ⅱ操作系统，提高了整个系统的稳定性，并且降低了开发难度，提高了系统升级的能力。由于整个设计是基于FPGA开发的，所以该系统包括了所有FPGA系统的特点，包括并行的DSP处理、在系统可编程、升级简单等特点，极易使设计产品化。
上传时间： 2013-04-24
上传用户：amandacool
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-04-24
上传用户：sz_hjbf
是一个超级软件总线协议分析器,用于捕捉来自设备的协议包和输入输出操作,其优良特性如下: 支持所有版本的IDE,SCSI,USB,1394总线 支持各类设备如硬盘库,DVD,鼠标,扫描仪,网络照相机等 支持Windows9X,WindowsMe
上传时间： 2013-04-24
上传用户：huangzr5
Protues使用总线方式画电路的方法 使用教程 适合初级新手
上传时间： 2013-05-24
上传用户：bcjtao
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
多功能车辆总线一类设备是一个在列车通信网(TCN，TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口，因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心，采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的发送与接收处理和对帧数据的提取与存储处理。 同步层包含帧的识别模块、曼彻斯特译码模块、曼彻斯特编码与帧封装三个模块。帧识别模块检测帧的起始位并对帧类型进行判断。译码模块根据采集的样本值来判断曼彻斯特编码的值，采样的难点在于非理想信号带来的采样误差，论文使用结合位同步的多点采样法来提高采样质量。帧分界符中的非数据符不需要进行曼彻斯特编码，编码时在非数据符位关闭编码电路使非数据符保持原来的编码输出。 数据处理层以主控单元(MCU，Main Control Unit)和通信存储器为设计核心。MCU是控制器的核心，对接收的主帧进行分析，判断是从通信存储器相应端口取出应答从帧并发送，还是准备接收从帧并存入通信存储器。通信存储器存储设备的通信数据，合适的地址分配能简化MCU的控制程序，论文固定了通信存储器端口大小使MCU可以根据一个固定的公式进行端口的遍历从而简化了MCU程序的复杂度。数据在传输中由于受到干扰和冲突等问题而出现错误，论文采用循环冗余检验码结合偶检验扩展来对传输数据进行差错控制。 最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。目前该一类设备已运用在SS4G电力机车的制动控制单元(BCU．Brake Control Unit)中并在铁道科学研究院通过了TCN通信测试。一类设备的成功研制为列车通信网中总线管理器等高类设备的开发奠定了坚实的基础。
上传时间： 2013-07-27
上传用户：qazxsw
本文对1553B总线的优缺点以及发展做出了具体的介绍。
上传时间： 2013-05-27
上传用户：ccsdebug
本文详细介绍了1553B总线的优缺点，并给出了1553B的标准协议。
上传时间： 2013-08-05
上传用户：a1123408838
简单阐述了DCS、PLC 与现场总线系统的特点, 论述了DCS 最终会被现场总线所取代。 DCS 即集散控制系统(D ist ribu ted Con t ro lSystem ) 是70年代
上传时间： 2013-07-24
上传用户：wzr0701
耦合器之间的距离，耦舍器数量和短藏线的长度是总线设计中的一个重要问题。本文详细论述了使用1553B总线时对其长度应该如何选择。
上传时间： 2013-04-24
上传用户：王小奇
