异步电动机直接转矩控制技术是近年来发展起来的一种新型、高性能交流调速技术。它利用电压源型逆变器的工作过程，控制定子磁链的走或停，即调整定子磁链与转子磁链的夹角大小，从而对电机转矩进行直接控制以获得良好的动态性能。 论文首先探讨了直接转矩控制技术的现状和发展趋势，阐述了直接转矩控制的基本原理，分析了常用的圆形磁链轨迹控制方法，详细介绍了直接转矩控制系统主要模块的设计和实现。在分析交流异步电机动态数学模型、转矩和磁链计算方程的基础上，分析了直接转矩控制的异步电动机在低速运行时存在转矩脉动和转速波动较大的问题。基于占空比控制和离散占空比控制的异步电动机直接转矩控制方法，由电机电磁转矩公式和合成电压矢量理论推导了直接计算占空比的方法，在不影响系统各方面性能指标的情况下使降低转矩脉动的计算量大大减少，方便了计算和使用。两种方法均具有系统结构简单、占空比计算量小等优点。研究结果验证了这两种方法的正确性和有效性。在第一种方法中加入了单神经元控制器，使系统的动静态性能得到了提高。接着对利用空间电压矢量调制的直接转矩控制系统进行了研究。仿真结果表明此种方法能够有效的降低转矩脉动，使系统性能得到提高。 以TMS320F2812DSP为CPU搭建了直接转矩控制硬件实验平台，调试了硬件电路。编写了相关软件流程图和程序清单。
上传时间： 2013-04-24
上传用户：cc111
随着电力电子技术的发展，交流电源系统的电能质量问题受到越来越多的关注。传统的整流环节广泛采用二极管不控整流和晶闸管相控整流电路，向电网注入了大量的谐波及无功，造成了严重的污染。提高电网侧功率因数以及降低输入电流谐波成为一个研究热点。功率因数校正技术是减小用电设备对电网造成的谐波污染，提高功率因数的一项有力措施。本文所做的主要工作包括以下几部分： 1.分析了单位功率因数三相桥式整流的工作原理，这种整流拓扑从工作原理上可以分成两部分：功率因数补偿网络和常规整流网络。在此基础上，为整流电路建立了精确的数学模型。 2.这种单位功率因数三相桥式整流的输入电感是在额定负载下计算出的，当负载发生变化时，其功率因数会降低。针对这种情况，提出了一种新的控制方法。常规整流网络向电网注入的谐波可以由功率因数补偿网络进行补偿，所以输入功率因数相应提高。负载消耗的有功由电网提供，补偿网络既不消耗有功也不提供任何有功。根据功率平衡理论，可以确定参考补偿电流。双向开关的导通和关断由滞环电流控制确定。在这一方法的控制下，双向开关工作在高频下，因此输入电感值相应降低。仿真和实验结果都表明：新的控制方法下，负载变化时，输入电流仍接近于正弦，功率因数接近1。 3.根据IEEE-519标准对谐波电流畸变率的要求，为单位功率因数三相桥式整流提出了另一种控制方法。该方法综合考虑单次谐波电流畸变率、总谐波畸变率、功率因数、有功消耗等性能指标，并进行优化，推导出最优电流补偿增益和相移。将三相负载电流通过具有最优电流补偿增益和相移的电流补偿滤波器，得到补偿后期望的电网电流，驱动双向开关导通和关断。仿真和实验都收到了满意的效果，使这一整流桥可以工作在较宽的负载范围内。 4.单位功率因数三相桥式整流中直流侧电容电压随负载的波动而波动，为提高其动、静态性能，将简单自适应控制应用到了直流侧电容电压的控制中，并提出利用改进的二次型性能指标修改自适应参数的方法，可以在实现对参考模型跟踪的同时又不使控制增量过大，与常规的PI型简单自适应控制相比在适应律的计算中引入了控制量的增量和状态误差在k及k+1时刻的采样值。利用该方法为直流侧电压设计了控制器，并进行了仿真与实验研究，结果表明与PI型适应律相比，新的控制器能提高系统的动态响应性能，负载变化时系统的鲁棒性更强。
上传时间： 2013-06-15
上传用户：WS Rye
混合动力汽车采用内燃机和电机作为动力源，成为解决排污和能源问题最具现实意义的途径之一，集成一体化起动/发电机(ISG)技术是当前国际公认的未来汽车的先进技术之一，也是当代汽车发展的重要方向。论文以ISG型混合动力汽车为研究对象，进行了混合动力汽车驱动系统和动力总成控制系统等方面的研究。 本文系统地分析了串联式、并联式以及混联式混和动力汽车动力总成构型的优缺点，介绍了ISG型混合动力汽车结构及主要特点的基础上，首先通过对各总成选型分析，选择了发动机、电机、电池等部件，接着根据性能指标，确定了发动机、电机、电池等部件参数匹配。 动力总成控制系统作为HEV控制系统的关键，主要负责对行驶需求功率的合理分配，保证HEV高效运行，使发动机燃油消耗和排放达到最优。动力总成控制系统的硬件采用了TMS320F2812芯片，由于它功能强大，I/O资源丰富，并且支持广泛用于汽车电控的CAN通讯，因此，非常适合于混合动力汽车的实时控制。本文研究了动力总成控制系统的总体结构，以TMS320F2812型DSP为核心，组建了混合动力总成控制系统的硬件系统。在充分利用DSP内部模块的基础上对它的外部总线进行扩展。并设计了电源模块、A/O模块、IO模块、CAN总线模块和串口通讯模块。在模块化设计方式基础上建立了混合动力控制策略的软件设计。 为了证明设计方案的可行性和DSP总成控制系统的控制性能，在MATIAB/Simulink环境下，以hdvisor为仿真平台，依据系统的结构、控制策略，对相关模块进行修改，建立了ISG型混合动力汽车整车的仿真模型。利用建立的模型，在Advisor仿真软件中输人仿真参数，设置仿真性能，汽车动力性、经济性以及一些重要性能曲线的仿真结果。与同样参数设置的传统燃油汽车仿真结果进行比较表明，油耗和排放都得到了很好的降低。
上传时间： 2013-07-08
上传用户：cx111111
本文致力于可并联运行的斩控式单相交流斩波变换器的研究。交交变换技术作为电力电子技术一个重要的领域一直得到人们的关注，但大都将目光投向AC-DC-AC两级变换上面。AC/AC直接变换具有单级变换、功率密度高、拓扑紧凑简单、并联容易等优势，并且具有较强扩展性，故而在工业加热、调光电源、异步电机启动、调速等领域具有重要应用。斩控式AC/AC 电压变换是一种基于自关断半导体开关器件及脉宽调制控制方式的新型交流调压技术。 本文对全数字化的斩控式AC/AC 变换做了系统研究，工作内容主要有：对交流斩波电路的拓扑及其PWM方式做了详细的推导，着重对不同拓扑的死区效应进行了分析，并且推导了不同负载情况对电压控制的影响。重点推导了单相Buck型变换器和Buck-Boost 变换器的拓扑模型，并将单相系统的拓扑开关模式推导到三相的情况，然后分别对单相、三相的情况进行了Matlab仿真。建立了单相Buck 型拓扑的开关周期平均意义下的大信号模型和小信号模型，指导控制器的设计。建立了适合电路工作的基于占空比前馈的电压瞬时值环、电压平均值环控制策略。在理论分析和仿真验证的基础上，建立了一台基于TMS320F2808数字信号处理器的实验样机，完成样机调试，并完成各项性能指标的测试工作。
上传时间： 2013-04-24
上传用户：visit8888
开关电源以其效率高、功率密度高在电源领域中占主导地位。开关电源多数是通过整流器与电力网相接的，经典的整流器是由二极管或晶闸管组成的一个非线性电路，其输入电流波形呈脉冲状，交流网侧功率因数很低，在电网中会产生大量的电流谐波和无功功率而污染电网，成为电力公害。开关电源己成为电网最主要的谐波源之一。因此，进行网侧功率因数校正成为目前研究的热点之一。目前研究和应用得较多的高功率因数变换器要用两级：DC／DC开关变换器串联。这种电路的最大缺点是需要多个元器件、成本高、效率低，尤其在中小功率场合应用时很不经济。现在国内外正在开发研究单级功率因数校正电路，具有很高的功率因数且成本低。因而研究单级功率因数校正及变换技术对抑制谐波污染、开创绿色电源以及实现当今开关电源的小型轻量化具有重大意义。 近年来随着电子信息产业的高速发展，人们对开关电源的需求与日俱增，开关电源。PFC(Power Factor Correction)集成控制器己成为发展前景十分诱人的朝阳产业。随着开关电源的广泛应用，开关电源PFC集成控制器显示出了强大的生命力，它具有集成度高、性价比高、外围电路简单和性能指标优良等优点，现已成为开发各类电源及开关电源模块的优选集成电路。 本文首先阐述了电网污染的危害、功率因数的定义，总结了各种功率因数校正变换器的典型拓扑，对各种拓扑的特点、应用场合及控制方法作了比较分析，着重详细介绍了反激拓扑的功率因数校正变换器的应用及优缺点。最后采用功率因数校正芯片SA7527进行了一个小功率电源的功率因数校正的设计，用实验验证了该设计的可行性，结果显示功率因数能达到0.95左右，达到了较好的功率因数校正效果。
上传时间： 2013-06-30
上传用户：czh415
随着国内交流伺服电机等硬件技术逐步成熟，高运算能力的控制芯片与电机控制技术相结合，具有高效、节能和可移植性好等特点，这样使得交流伺服系统成为现代电机伺服驱动系统的一个发展趋势。 本文主要是基于MCU研究和设计了交流永磁电机位置伺服控制系统。针对三相永磁同步电机的物理方程，通过坐标转换，在d-q旋转坐标系下建立转矩方程，采用Id=0的矢量控制策略，建立一套完整的全数字交流位置伺服控制系统。 硬件方面，采用的是瑞萨公司专用电机控制Tiny系列芯片M30262F8作为控制芯片，并由三菱公司的第三代IPM模块PS21564实现功率驱动，简化了系统电路，缩小了系统的体积，提高了系统的可靠性。由交流电流传感器检测三相定子绕组电流；由增量式磁性编码器检测永磁转子位置，并设计一种比较快速的转子初始检测方法。 软件方面，采用结构化语言C和单片机M16C汇编语言混编，实现了单片机初始化、三环控制、电流跟随型PWM控制，提高编写代码的效率，同时保证系统的实时控制性能；由软件方式实现经典PID控制和简单模糊控制相结合构成“串联校正”闭环控制系统，提高了系统的快速性和抗干扰能力。此外，本文对控制策略进行了研究，阐述了模糊PID控制策略；还介绍了SPWM、SVPWM和跟随型PWM调制。 实验结果表明，本文所设计的伺服控制系统能实现电机的启动，调速和定位等，并能达到系统的性能指标。
上传时间： 2013-05-19
上传用户：327000306
近年来，以电池作为电源的微电子产品得到广泛使用，因而迫切要求采用低电源电压的模拟电路来降低功耗。目前低电压、低功耗的模拟电路设计技术正成为微电子行业研究的热点之一。 在模拟集成电路中，运算放大器是最基本的电路，所以设计低电压、低功耗的运算放大器非常必要。在实现低电压、低功耗设计的过程中，必须考虑电路的主要性能指标。由于电源电压的降低会影响电路的性能，所以只实现低压、低功耗的目标而不实现优良的性能(如高速)是不大妥当的。 论文对国内外的低电压、低功耗模拟电路的设计方法做了广泛的调查研究，分析了这些方法的工作原理和各自的优缺点，在吸收这些成果的基础上设计了一个3.3 V低功耗、高速、轨对轨的CMOS/BiCMOS运算放大器。在设计输入级时，选择了两级直接共源一共栅输入级结构；为稳定运放输出共模电压，设计了共模负反馈电路，并进行了共模回路补偿；在偏置电路设计中，电流镜负载并不采用传统的标准共源-共栅结构，而是采用适合在低压工况下的低压、宽摆幅共源-共栅结构；为了提高效率，在设计时采用了推挽共源极放大器作为输出级，输出电压摆幅基本上达到了轨对轨；并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。 采用标准的上华科技CSMC 0.6μpm CMOS工艺参数，对整个运放电路进行了设计，并通过了HSPICE软件进行了仿真。结果表明，当接有5 pF负载电容和20 kΩ负载电阻时，所设计的CMOS运放的静态功耗只有9.6 mW，时延为16.8ns，开环增益、单位增益带宽和相位裕度分别达到82.78 dB，52.8 MHz和76°，而所设计的BiCMOS运放的静态功耗达到10.2 mW，时延为12.7 ns，开环增益、单位增益带宽和相位裕度分别为83.3 dB、75 MHz以及63°，各项技术指标都达到了设计要求。
标签： CMOSBiCMOS 低压 低功耗
上传时间： 2013-06-29
上传用户：saharawalker
随着计算机技术、电力电子技术的发展，使得电机性能指标也相应的提高和日益完善。这些变化对电机提出了越来越高的性能与质量指标，也使电机性能的精确测试显得更为重要。但监测保护设备的发展相对落后。 本文根据电机运行的特点，采用单片机AT89S52和传感器测试技术，构建了对电机主要运行参数的监测系统。该系统既可以完成现场的实时监测，又可以对多个电机完成连续的参量分析。该系统由参数测量部分，系统的硬件电路组成部分以及软件实现部分组成。参数测量部分的设计包括传感器的选型、放大电路的设计、滤波电路的设计以及硬件电路可靠性措施等。在系统的硬件电路组成部分的设计包括了测试仪和抄写器的电路组成，以及两者之间的无线通信，还包括了抄写器与上位机之间通过USB的通讯。在软件实现的部分通过软件的编写完成各个模块之闻的联系。在界面显示单元设计了基于虚拟仪器的软件平台，其中包括总体设置、历史数据读取、数据图形化显示和数据表格化显示，并对存储的数据进行读取和删除等操作。可以打印指定时间段的历史数据，使用户能够清楚知道该时间段内信息的变化情况。软件的界面友好，显示直观，操作简便。实验结果表明本设计可以满足实际要求、误差较小，可应用于实际应用系统。本监测系统为以后研制更大规模的管理系统迈出了具有基础性和开拓性的一步，其成果具有先进性和潜在的经济效益。
上传时间： 2013-06-21
上传用户：AbuGe
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
