虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

循环延迟分集

  • JAVABEAN分页程序。1、数据库表中有GoodsType表 2、新建TypeList.jsp页面 3、新建GoodsType的实体类 4、新建GoodsTypeDAO的操作类

    JAVABEAN分页程序。1、数据库表中有GoodsType表 2、新建TypeList.jsp页面 3、新建GoodsType的实体类 4、新建GoodsTypeDAO的操作类 5、在BusinessDelegate类中注册相应的方法 6、在TypeList.jsp页面中调用方法查询所有的类型 并且查询出的所有类型在做成链接时都要使用URL重写 7、写一个Index.jsp页面,将GoodsList.jsp页面和TypeList.jsp页面放入框架集 8、在GoodsList.jsp页面中,将JavaBean初始化的时候,要设置查询语句

    标签: GoodsType GoodsTypeDAO JAVABEAN TypeList

    上传时间: 2014-01-12

    上传用户:851197153

  • 分形计算的几个程序原码

    分形计算的几个程序原码,可用于康托集,求解非线性方程,分形树,分形维计算,庞加莱截面描述等功能,共19个程序或函数

    标签: 分形 计算 程序

    上传时间: 2014-07-07

    上传用户:ayfeixiao

  • delphi中调用oracle的存储过程[分带返回游标

    delphi中调用oracle的存储过程[分带返回游标,不返回值两种] 关键字: delphi ,oracle存储过程,游标,返回数据集,报表

    标签: delphi oracle 存储

    上传时间: 2013-12-17

    上传用户:ma1301115706

  • 采用正交频分复用(OFDM)调制的跳频系统仿真模块

    采用正交频分复用(OFDM)调制的跳频系统仿真模块,利用Simulink工具箱搭建。可更改跳频跳速,跳频频率数,载波频率,跳频间隔,FFT运算长度,循环前缀位数等相关参数。信道采用瑞利多径衰落信道和高斯信道,相关参数也可更改。希望有一定的参考价值,也希望站长开通我的下载功能,ID:gly201,非常感谢!

    标签: OFDM 正交频分复用 仿真模 调制

    上传时间: 2017-04-28

    上传用户:sardinescn

  • CRC纠错原理及其Matlab仿真,]CgC(Cyclical Redundancy c融jcin蛰糖薹l:冗务搜验碡是一砖赣要娉践往分缀码

    CRC纠错原理及其Matlab仿真,]CgC(Cyclical Redundancy c融jcin蛰糖薹l:冗务搜验碡是一砖赣要娉践往分缀码,通过多磺式聚法撩溅错误,是在数撼逶髂争数撩 压缩中广泛应蘑的裣褥棱验的循环码。

    标签: Redundancy Cyclical Matlab jcin

    上传时间: 2014-12-22

    上传用户:dbs012280

  • 采用循环

    采用循环,而不是递规,系统资源占有少可计算 n 皇后问题把问题线性化处理,可以把问题分块,在分布式环境下用多台计算机一起算。

    标签: 循环

    上传时间: 2017-06-25

    上传用户:bibirnovis

  • C语言/数字电子钟:具有时、分、秒计数显示功能

    C语言/数字电子钟:具有时、分、秒计数显示功能,以二十四小时循环计时;具有闹钟功能;具有清零,调节小时、分钟、秒数的功能

    标签: C语言 数字电子钟 计数显示

    上传时间: 2017-07-25

    上传用户:二驱蚊器

  • * 程序描述描述: * * 程序分两大部分

    * 程序描述描述: * * 程序分两大部分,当开发板上电的时候拨码开关的第一位是闭合(ON)的状态 * * 运行LOOP1循环,矩阵键盘有效,数码管显示按键值,同时将按键值通过串口发* * 送出去。 * * 当开发板上电的时候拨码开关第一位是打开的(OFF)的状态,则独立键盘有效 * * 按下K1则逆时针点亮数码管的每一段,按下K2键则顺时针点亮数码管的每一段 * * 同时将当前点亮数码管的数据通过RS232串口发送出去。

    标签: 程序

    上传时间: 2013-12-25

    上传用户:hphh

  • 分形与图形设计

    分形与图形设计,有Julia集,Mandelbrot集,Newton迭代以及三维混沌吸引子设计出的图像

    标签: 分形 图形

    上传时间: 2014-01-20

    上传用户:wangyi39

  • FPGA的多路可控脉冲延迟系统.docx

     1  系统功能   本系统拟定对频率范围在1~50 kHz左右的TTL电平脉冲序列进行多路延迟处理。各路延迟时间分别由单片机动态设定,最大延迟时间为1 ms,最大分辨率为0.15 ns级。  3  方案实现   系统选用Actel公司的ProASIC3 A3P250芯片实现数字部分。系统时钟由外部50 MHz晶振提供,时钟引脚连接到FPGA的CCC全局时钟引脚上;频率可以通过FPGA内部的PLL实现倍频和分频,设定需要的频率。由于在多路脉冲延迟方案中电路的同步是保证控制正确的条件,所以应该首先为电路提供一个基准脉冲。

    标签: FPGA的多路可控脉冲延迟

    上传时间: 2015-04-25

    上传用户:justgo123