ch451数码管驱动实例程序
CH451 使用一个系统时钟信号来同步芯片内部的各个功能部件，例如，当系统时钟信号的频率变高时，显示驱动刷新将变快、按键响应时间将变短、上电复位信号的宽度将变窄、看门狗周期也将变短。一般情况下，CH451 的系统时钟信号是由内置的阻容振荡提供的，这样就不再需要任何外围电路，但内置RC 振荡的频率受电...
引脚处理技术资料
📦 资源总数：14267
📄 技术文档：1
💻 源代码：31832
🔥 引脚处理热门资料
查看全部14267个资源 »Arduino学习笔记4_Arduino软件模拟PWM
注:1.这篇文章断断续续写了很久,画图技术也不精,难免错漏,大家凑合看.有问题可以留言. 2.论坛排版把我的代码缩进全弄没了,大家将代码粘贴到arduino编译器,然后按ctrl+T重新格式化代码格式即可看的舒服. 一、什么是PWM P...
并口示波器小软件Port 1.0下载
Port1.0 使用说明 Port1.0是作者本人在进行电子制作和维修过程中萌发的一个思路。在电子制作、维修中，经常要用到多路的脉冲信号或是要测量多路的脉冲信号。本软件可通过微机并口向用户提供多达12路的标准TTL脉冲信号，同时可进行5路的标准TTL脉冲信号的波形显示。 软...
基于VHDL的QPSK调制解调系统设计与仿真
文中详细介绍了QPSK技术的工作原理和QPSK调制、解调的系统设计方案，并通过VHDL语言编写调制解调程序和QuartusII软件建模对程序进行仿真，通过引脚锁定，下载程序到FPGA芯片EP1K30TC144-3中验证。软件仿真和硬件验证结果表明了该设计的正确性和可行性，由于采用FPGA芯片，减小了...
Allegro FPGA System Planner中文介绍
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单...
📄 引脚处理技术文档
查看更多 »💻 引脚处理源代码
查看更多 »📂 引脚处理资料分类