为了实现时序电路状态验证和故障检测，需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性，建立时序电路状态二叉树，按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系，可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路，可以验证电路是否具有全部预定状态，是否能够实现预定状态转换。
上传时间： 2013-10-18
上传用户：qitiand
计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计数器可有效实现任意模值计数功能，并且虚拟仿真为电子电路的设计与开发提高了效率。
上传时间： 2014-12-23
上传用户：Vici
时序逻辑电路的分析和设计
上传时间： 2013-11-08
上传用户：1159797854
多时钟域的异步信号的参考解决
上传时间： 2013-11-05
上传用户：极客
带有异步复位端的D触发器#2
上传时间： 2014-12-23
上传用户：caiqinlin
借助一个双向计时器的设计电路，以举例的形式对数字电路设计中3个方面的常见问题进行了较为详尽地分析，并提出了一些见解，即针对控制设计方面在分析了其实质要求的基础上提出解决问题的关键是选取合适的输入控制信号和正确列出真值表或状态表，针对时序方面通过比较同步和异步的特点并指出可采用同步的“分频”和异步的“级联”完成设计，而针对引脚方面则解析了一般芯片中几个特殊引脚并准确阐述了其所蕴含的不容易被理解的概念。
上传时间： 2013-11-11
上传用户：bnfm
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间： 2013-11-05
上传用户：VRMMO
时序电源控制器是本公司生产的具有自动按时间次序开关的电源控制切换设备。当操作员发出电源开的触发控制命令时，控制器将按时间次序顺序打开1至8路电源；当操作员发出电源关的触发控制命令时，控制器将按时间次序顺序关闭8至1路电源，从而实现电源的顺序开关控制。
上传时间： 2014-01-22
上传用户：wxqman
介绍 怎样读懂单片机外围芯片的时序图
标签： 芯片时序
上传时间： 2013-10-22
上传用户：youke111
DS18B20温度传感器，有时序图，
上传时间： 2013-11-13
上传用户：a155166
