高增益低功耗恒跨导轨到轨CMOS运放设计
基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益...
开环增益技术资料
📦 资源总数：4490
💻 源代码：8996
🔌 电路图：2
开环增益是集成运算放大器在没有反馈电阻状态下的差模电压增益，是集成运算放大器的输出电压与差动输入电压之比。[1]由于负反馈降低了放大器的放大能力，所以在同一系统中，闭环增益一定小于开环增益。在自动控制系统中，开环增益是指将开环传递函数写为常数项为1的标准形式后，对应的开环传递函数增益。[2]
🔥 开环增益热门资料
查看全部4490个资源 »基于多环锁相宽带细步进频率合成器的设计
为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dBc/Hz@1 kHz，杂散抑制达到-68 dBc，满足实...
基于89C51单片机控制放大器增益的设计
摘要：用单片机控制放大器增益， 实现放大器增益扩程功能， 以满足不同幅度信号对放大器增益的要求分析了单片机控制放大器增益的原理、设计思路，给出了计算公式和设计电路． ...
一种基于gm_ID方法设计的可变增益放大器
提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法...
基于ADF4111的锁相环频率合成器设计
为得到性能优良、符合实际工程的锁相环频率合成器，提出了一种以ADI的仿真工具ADIsimPLL为基础，运用ADS（Advanced Design System 2009）软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声以及相位...
💻 开环增益源代码
查看更多 »📂 开环增益资料分类