提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。...
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。...
这是一个关于PSO与PID相结合起来的一个程序,其主要用于它的延时用....
网上都说单片机延时不好,我下了一个单片机精确延时程序,和大家分享。...
s3c44b0三星提供的读写eeprom的代码要使用中断,而且会在中断内延时,会影响cpu的响应速度。这个源码是不用中断的s3c44b0读写eeprom方法。...
VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯...