一种基于FPGA 实现的全并行结构FFT 设计方法
一种基于FPGA 实现的全并行结构FFT 设计方法,采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns...
一种基于FPGA 实现的全并行结构FFT 设计方法,采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns...
CRC校验码并行计算的FPGA实现,PDF打开...
51加cpld测试程序,免费分享,大家觉得好,记得留言。...
基于Samsung2410平台的PCMCIA中的DMA测试程序和Wait程序,还有经编译后的CPLD参数。...
基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用...