📚 并行测试技术资料

📦 资源总数：13929

💻 源代码：22308

并行测试技术是现代电子设计与制造中不可或缺的一环，通过同时对多个设备或电路进行测试，极大地提高了效率和准确性。广泛应用于半导体、集成电路、消费电子产品等领域，对于缩短产品上市时间、降低成本具有重要作用。掌握并行测试方法不仅能够帮助工程师提升个人技能，还能为企业带来显著的竞争优势。本页面汇集了13929份精选资源，涵盖从基础理论到高级应用的全方位知识体系，是每位追求卓越的电子工程师不可多得的学...

🔥 并行测试热门资料

查看全部13929个资源 »

基于FPGA的计算机可编程外围接口芯片的设计与实现

随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片...

📅 2013-06-08 👤 asddsd

FPGA 计算机可编程外围接口

高速并行信号处理板数据接口与控制的FPGA设计

随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是...

📅 2013-06-30 👤 唐僧他不信佛

FPGA 高速并行信号处理板数据接口

基于FPGA技术的高性能AES_CBC算法的实现研究

AES是美国于2000年10月份确立的高级加密标准，该标准的反馈链路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。加密是安全数据网络的关键，要保证在公众网上传输的信息不被窃取和偷听，必须对数据进行加密。在不影响网络性能的前提下，快速实现数据加密/解密，对于开发高性能...

📅 2013-05-29 👤 wangzhen1990

AES_CBC FPGA 性能实现研究

（2，1，9）软判决Viterbi译码器的设计与FPGA实现

卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。本文首先介绍了卷积码的基本概念，阐...

📅 2013-07-23 👤 叶山豪

Viterbi FPGA 软判决译码器

宽带射频数字接收机实验平台的FPGA实现

该文利用FPGA技术,设计了全概率宽带数字接收机的实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证.该文的主要贡献和创新有以下几个方面.提出了并行结构算法的工程实现,讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法.利用多相滤波下变频的并行结构特点,使...

📅 2013-06-22 👤 haoxiyizhong

FPGA 宽带实验射频