I/O并行口直接驱动LED显示的电路图及源程序
I/O并行口直接驱动LED显示1. 实验任务 如图13所示，利用AT89S51单片机的P0端口的P0.0－P0.7连接到一个共阴数码管的a－h的笔段上，数码管的公共端接地。在数码...
并行工程技术资料
📦 资源总数：8068
📄 技术文档：1
💻 源代码：25818
🔌 电路图：2
并行工程(ConcurrentEngineering)并行工程是对产品及其相关过程（包括制造过程和支持过程）进行并行、集成化处理的系统方法和综合技术。它要求产品开发人员从设计开始就考虑产品寿命周期的全过程，不仅要考虑产品的各项性能，如质量、成本和用户要求，还应考虑与产品有关的各工艺过程的质量及服务的质量。它通过提高设计质量来缩短设计周期，通过优化生产过程来提高生产效率，通过降低产品整个寿命周期的消耗，如产品生产过程中原材料消耗、工时消耗等，以降低生产成本。[1]
🔥 并行工程热门资料
查看全部8068个资源 »12位4通道并行串行模数转换芯片ADS7824的原理及应用
ADS7824是美国BB公司生产的12位开关电容式逐次逼近型模/数转换芯片.它具有与CPU的并行/串行接口,功耗低,片上资源丰富,接口灵活等特点.文中详细介绍了ADS7824的工作原理、引脚定义、工作...
IAR下建立STM32工程
IAR下建立STM32工程,IAR下建立STM32工程...
基于FPGA的数字相位计的研究与实现
本文结合工程需要详细论述了一种数字相位计的实现方法，该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先，从相位测量的原理出发，分析了传统相位计的缺点，给出了一种高可靠性的相位检测实用算法，其算法核心是对采集信号进行FFT变换，通过频谱分析，实现对参考信号和测量信...
（2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐...
📄 并行工程技术文档
查看更多 »💻 并行工程源代码
查看更多 »📂 并行工程资料分类