虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

并行处理

并行处理(ParallelProcessing)是计算机系统中能同时执行两个或多个处理的一种计算方法。并行处理可同时工作于同一程序的不同方面。并行处理的主要目的是节省大型和复杂问题的解决时间。为使用并行处理,首先需要对程序进行并行化处理,也就是说将工作各部分分配到不同处理进程(线程)中。并行处理由于存在相互关联的问题,因此不能自动实现。另外,并行也不能保证加速。从理论上讲,在n个并行处理的执行速度可能会是在单一处理机上执行的速度的n倍。
  • 基于FPGA的星图采集及预处理算法实现

    本文的目的就是研究如何应用FPGA这种大规模的可编程逻辑器件实现CCD(Charge Coupled Device,电荷耦合器件)数字图像的实时采集及预处理。基于对实时图像处理系统的研究与设计,本文主要研究工作及成果如下: 1.本论文详细的介绍了图像采集卡的结构和基本工作原理。同时,针对高分辨率的CCD摄像机,探讨了有关点目标与CCD像元一一对应的图像采集及其硬件和软件设计方法。 2.本文分析了星图中弱小目标、噪声以及背景的特点,给出了点目标的场景图像的数学模型及复杂背景下点目标检测的预处理方法。针对星图灰度分布的特点,采用高斯低通滤波算法和高通滤波算法对星图进行预处理,同时还对图像扫描聚类算法进行了研究与分析。 3.数字信号处理器常常因为在复杂性、运算速度等方面的限制,难以实时的实现复杂的检测算法。本文采用FPGA技术,实现了复杂背景下弱点目标的预处理算法,解决了计算、数据缓冲和存储操作协调一致的问题,同时采用并行高密度加法器和流水线的工作方式,使整个系统的数据交换和处理速度得以很大的提高,合理的解决了资源和速度之间的相互制约问题,并在实际中取得满意的结果。

    标签: FPGA 采集 预处理算法

    上传时间: 2013-07-03

    上传用户:wang5829

  • 基于FFT的GPS信号并行捕获的研究

    本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案,该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理,介绍了GPS系统的组成,详细阐述了GPS信号的特点,并根据GPS信号的组成特点介绍了接收机的体系结构。其次,通过对GPS接收机信号捕获方案的深入研究,确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案,并对该方案提出了几点改进的措施,根据前面的分析,提出了系统的实现方案,利用MATLAB对该系统进行仿真,仿真的结果充分的验证了方案的可行性。接着,对于捕获环节中的核心部分—FFT处理器,设计中没有采用ALTERA提供的IP核,独立设计实现了基于FPGA的FFT处理器,并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比,可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现,通过捕获的FPGA时序仿真波形,证明了该系统已经能成功地捕获到GPS信号。最后,对全文整个研究工作进行总结,并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究,但其原理与GALILEO、北斗等导航系统的接收机相近,因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。

    标签: FFT GPS 信号 并行

    上传时间: 2013-05-29

    上传用户:ice_qi

  • CCD扫描缺陷检测实时数据处理技术

    在诸多行业的材料及材料制成品中,表面缺陷是影响产品质量的重要因素之一。研究具有显微图像实时记录、处理和显示功能的材料表面缺陷检测技术,对材料的分选和材料质量的检查及评价具有重要的意义。 本文以聚合物薄膜材料为被测对象,研究了适用于材料表面缺陷检测的基于现场可编程门阵列(FPGA)的缺陷数据实时处理技术,可实时提供缺陷显微图像信息,完成了对现有材料缺陷检测装置的数字化改造与性能扩展。本文利用FPGA并行结构、运算速度快的特点实现了材料缺陷的实时检测。搭建了以FPGA为核心的缺陷数据处理系统的硬件电路;重点针对聚合物薄膜材料缺陷信号的数据特征,设计了基于FPGA的缺陷图像预处理方案:首先对通过CCD获得的聚合物薄膜材料的缺陷信号进行处理,利用动态阈值定位缺陷区域,将高于阈值的数据即图像背景信息舍弃,保留低于阈值的数据,即完整保留缺陷显微图像的有用信息;然后按照预先设计的封装格式封装缺陷数据;最后通过USB2.0接口将封装数据传输至上位机进行缺陷显微图像重建。此方案大大减少了上传数据量,缓解了上位机的压力,提高了整个缺陷检测装置的检测速度。本文对标准模板和聚合物薄膜材料进行了实验验证。实验结果表明,应用了基于FPGA的缺陷数据实时处理技术的CCD扫描缺陷检测装置可对70μm~1000μm范围内的缺陷进行有效检测,实时重建的缺陷显微图像与实际缺陷在形状和灰度上都有很好的一致性。

    标签: CCD 缺陷检测 实时数据 处理技术

    上传时间: 2013-05-19

    上传用户:Alibabgu

  • 基于FPGA的红外图像预处理系统

    随着红外探测技术和超大规模专用集成电路的发展,实时红外成像系统得到了越来越广泛的应用。如何针对红外图像的特性对红外图像进行实时处理,得到能真实反映探测场景、适合观察分析的红外图像是目前红外成像技术的研究热点。针对红外图像在被采集后立即进行预处理,简化后级数字信号处理单元的繁重任务,在红外成像技术中具有重要意义。本论文主要工作如下: (1)对红外成像的原理、红外图像的形成过程、红外图像的特征以及红外图像与可见光图像的区别进行了阐述。 (2)简要介绍了频域中图像的增强算法,以及图像的灰度变换原理。 (3)通过对时域中各种算法的分析对比,以及时域处理与频域处理的对比,选择数种适合红外图像预处理的算法进行硬件实现,然后再根据硬件实现的难易程度和算法对硬件资源的占用率,以及最终对图像的处理效果,选择一种最佳的平滑和锐化方法。 (4)针对FPGA的特点,采用了模块化结构设计,方便构成并行运算,充分体现了实时处理的要求。 (5)分析了红外图像灰度变换的硬件构成,实现了对红外图像的直方图统计。 (6)阐述了I2C总线标准,使用I2C总线对SAA7115视频图像处理芯片的控制,对模拟的红外图像采集、量化成数字图像信号;由于采用SDRAM进行数据的存储,所以针对数据的存储及读取方式设计了SDRAM存储器的控制器,将量化后的数据存储到SDRAM存储器。 (7)详细阐述了图像频域处理的硬件实现方法,并特别说明了DFT的FPGA硬件构成方法及这种方法与DSP处理器构成方法的区别。然后针对整个系统的时序构成及时序要求,采用了PLL核构成了系统的时序部分,并对系统进行了优化,以提高运行速度及减少资源占用率。

    标签: FPGA 红外图像 预处理

    上传时间: 2013-07-12

    上传用户:顶得柱

  • 新型并行Turbo编译码器的FPGA实现

    可靠通信要求消息从信源到信宿尽量无误传输,这就要求通信系统具有很好的纠错能力,如使用差错控制编码。自仙农定理提出以来,先后有许多纠错编码被相继提出,例如汉明码,BCH码和RS码等,而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而,Turbo码迭代译码复杂度大,导致其译码延时大,故而在工程中的应用受到一定限制,而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法,很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz,帧长为1024比特,并行子译码器数和最大迭代次数均为4时,可支持8.2Mbps的编译码数掘吞吐量,而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC/PHY和PCI接口,很好地满足了通信系统需求。系统测试结果表明,本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章,第一章为绪论,介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现,分别介绍了编码器和译码器的RTL设计,还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构,使用SOC架构处理系统和基于NIOSII处理器和uC/0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。

    标签: Turbo FPGA 并行 编译码器

    上传时间: 2013-04-24

    上传用户:ziyu_job1234

  • 四路同步数据采集和处理系统的设计

    数字信号处理是信息科学中近几十年来发展最为迅速的学科之一。常用的实现高速数字信号处理的器件有DSP和FPGA。FPGA具有集成度高、逻辑实现能力强、速度快、设计灵活性好等众多优点,尤其在并行信号处理能力方面比DSP更具优势。在信号处理领域,经常需要对多路信号进行采集和实时处理,为解决这一问题,本文设计了基于FPGA的数据采集和处理系统。 本文首先介绍数字信号处理系统的组成和数字信号处理的优点,然后通过FFT算法的比较选择和硬件实现方案的比较选择,进行总体方案的设计。在硬件方面,特别讨论了信号调理模块、模数转换模块、FPGA芯片配置等功能模块的设计方案和硬件电路实现方法。信号处理单元的设计以Xilinx ISE为软件平台,采用VHDL和IP核的方法,设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块,完成信号处理单元的设计,并采用ModelSim仿真工具进行相关的时序仿真。最后利用MATLAB对设计进行验证,达到技术指标要求。

    标签: 同步数据采集 处理系统

    上传时间: 2013-07-07

    上传用户:小火车啦啦啦

  • 基于FPGA的GPS定位信息处理系统设计

    随着GPS(Global Positioning System)技术的不断发展和成熟,其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加,应用领域越来越广。但由于定位过程中各种误差源的存在,单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度:①用高精度相位天线、差分技术等通过提高硬件成本获取高精度;②针对误差源用滤波算法从软件方面实现精度提高。两种方法中,后者相对于前者在满足精度要求的前提下节约成本,而且便于系统融合,是应用于GPS定位的系统中更有前景的方法。但由于在系统中实现定位滤波算法需要时间,传统CPU往往不能满足实时性的要求,而FPGA以其快速并行计算越来越受到青睐。    本文在FPGA平台上,根据“先时序后电路”的设计思想,由同步没计方法以及自顶向下和自下而上的混合设计方法实现系统的总体设计。从GPS-OEM板输出的定位信息的接收到定位结果的坐标变换,最终到kalman滤波递推计算减小定位误差,实现实时、快速、高精度的GPS定位信息采集处理系统,为GPS定位数据的处理方法做了新的尝试,为基于FPGA的GPS嵌入式系统的开发奠定了基础。具体工作如下:    基于FPGA设计了GPS定位数据的正确接收和显示,以及经纬度到平面坐标的投影变换。根掘GPS输出信息标准和格式,通过串口接收模块实现串口数掘的接收和经纬度信息提取,并通过LCD实时显示。在提取信息的同时将数据格式由ASCⅡ码转变为十进制整数型,实现利用移位和加法运算达到代替乘法运算的效果,从而减少资源的利用率。在坐标转换过程中,利用查找表的方法查找转化时需要的各个参数值,并将该参数先转为双精度浮点小数,再进行坐标转换。根据高斯转化公式的规律将公式简化成只涉及加法和乘法运算,以此简化公式运算量,达到节省资源的目的。    卡尔曼滤波器的实现。首先分析了影响定位精度的各种误差因素,将各种误差因素视为一阶马尔科夫过程的总误差,建立了系统状态方程、观测方程和滤波方程,并基于分散滤波的思想进行卡尔曼滤波设计,并通过Matlab进行仿真。结果表明,本文设计的卡尔曼滤波器收敛性好,定位精度高、估计误差小。在仿真基础上,实现基于FPGA的卡尔曼滤波计算。在满足实时性的基础上,通过IP核、模块的分时复用和树状结构节省资源,实现数据卡尔曼滤波,达到提高数据精度的效果。    设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台,采用Verilog HDL硬件描述语言实现,利用Xilinx公司的ISE10.1工具布局布线,一共使用44438个逻辑资源,时钟频率达到100MHZ以上,满足实时性信号处理要求,在保证精度的前提下达到资源最优。Modelsim仿真验证了该设计的正确性。

    标签: FPGA GPS 定位 信息处理

    上传时间: 2013-04-24

    上传用户:二驱蚊器

  • C51单片机并行口扩展设计及应用

    C51单片机是我们生活中最常用的系列,MCS-51系列单片机有4个并行口(P0,P1,P2,P3口),但对一个稍微复杂的应用系统来说,真正可供用户使用的并行口,只有P1口可用,况且常常因扩展I2C和SPI的器件需占用某些P1口,迫使用户不得不扩展并行口以满足实际的需要。习惯上,常用的并行口接口芯片有8255、8155,这两种芯片功能比较齐全,可以使用在相对比较复杂的系统中,但如是对一般的系统而言,这些功能往往闲置不用。那么就可以选用一些本来闲置不用的口线作为选通信号来进行并行口的扩展,这样就能充分利用单片机有限的I/O资源,在本设计中是将P1口扩展成一个或几个8位并行口,在每一个八位口上接入8个发光二极管做为输出,二极管是做开关量来使用的,在这里设计了跑马灯和流水灯程序,做到对开关量的开断控制;配合开关量的控制笔者设计了一个共阳LED数码管,用来显示当前发光二极管发亮的序号,做到更加直观的双重控制效果,然后再将P0口通过D/A转换器和一放大器输出一个模拟信号,其结果可以通过示波器看出。这样整个系统即有了数字信号输出和模拟信号输出,也有数码管显示功能,实用性能大提高了。2、 基于89C51的系统硬件设计2.1 并行口的扩展的电路设计 众所周知,C51系列的单片机都有四个I/O口(P0、P1、P2、P3),那么AT89C51也不例外,但我们通常仅仅使用P1口作为并行口,而令其余口(P2、P3)处于闲置状态,所以这次设计,我们就是使用闲置不用的P3口做为选能信号线来将P1口进行并行口扩展。 (1) 种方式的并行口扩展优点 连线简单; 不占用存储器空间; (2) 编程也方便灵活。但也有很大的缺点 并行口扩展能力有限,(如使用74LS573(74LS373)且不进行驱动处理,则最多可扩展4个同样类型的并行输出端口,当然还需要与之对应的四个选通信号。) 如扩展较多,选通信号占用并行口位数太多,例如欲扩展8个并行输出端口,则需要8个选能信号,此时,仅选能信号就占用了一个8位并行口,这对在I/O端口线有限的单片机系统中,如此浪费资源的现象是不能容忍的。在本次的设计中,采用芯片74HC573(带三态输出的八进制透明D型锁存器)对P1口进行了一个8位并行口的扩展,选通信号选用P3口的P3.3引脚。原理图如图1所示:

    标签: C51 单片机 并行口 扩展设计

    上传时间: 2013-11-18

    上传用户:dbs012280

  • 基于SATAⅡ协议的CRC32并行算法的研究

    在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。

    标签: SATA CRC 32 协议

    上传时间: 2013-11-16

    上传用户:非洲之星

  • 串行输入信号经内部处理后

    串行输入信号经内部处理后,实现并行信号输出的功能

    标签: 串行输入 信号

    上传时间: 2014-11-06

    上传用户:star_in_rain