船舶机舱中集中了船上大部分的设备装置的仪表，是船舶航运的关键部分，随着网络、通讯技术以及电子制造工艺水平的快速发展，现代化船舶自动化程度越来越高，机舱的环境和自动监控水平也得到大大的提高。但由于某些仪器仪表并没有提供与计算机进行数据通信的接口，为了要实现检测自动化，需要利用数字图像处理技术来实现仪器仪表读数的高速自动识别。 传统的CCD图像采集系统具有速度慢、功能简单、体积大、功耗大等特点，不能满足日益发展的机器视觉应用的需要，尤其是在一些新型应用领域比如嵌入式视觉、智能监控方面的需要。本文利用ARM7的S3C44BOX处理器和CMOS图像传感器件设计并完成了一个数字图像采集系统。系统充分考虑了ARM技术与CMOS图像传感技术的优势及特点，把图像采集和图像处理识别功能集中在一个模块实现，具有功能丰富、处理能力强、接口灵活和扩展方便等优点。系统的特色为：构建了基于S3C44BOX的图像采集的硬件平台；研究并移植了引导程序Bootloader和操作系统uClinux；实现了实时多任务的处理，从而大幅提高系统的管理能力。 本论文研究如何使用低成本的CMOS图像传感器构建一个嵌入式图像识别系统的设计和解决方案。这种图像采集系统带图像采集、识别、存储、显示等功能，体积很小，可做在一块电路板上。除了可以做为单独的图像数据识别设备之外，也可以直接做为其它应用系统的一个智能集成部件使用。
上传时间： 2013-05-26
上传用户：cursor
随着计算机技术的发展，嵌入式系统己成为计算机领域的一个重要组成部分。而采用ARM微处理器作为硬件基础和μC/OS-Ⅱ作为嵌入式操作系统被广泛的应在各种嵌入式应用系统中。而随着网络化、信息化时代的来临，嵌入式设备的网络互联己经成为必然趋势。它通过现有嵌入式系统，增加网络接入能力，使嵌入式设备直接接入Internet。本课题采用SkyEye模拟的AT9lEV40开发板作为硬件开发平台，采用嵌入式实时操作系统μ C/OS-Ⅱ为软件开发平台，研究嵌入式TCP/IP协议栈。 本文首先对ARM微处理器和μ C/OS-Ⅱ进行了介绍；研究和探讨了μC/OS-Ⅱ在ARM架构上的移植方案，并就其关键技术部分，结合实现代码进行了阐述并提出了移植过程中要注意的问题。接着本文分层介绍TCP/IP协议栈，主要讲述各个分层及其所属的协议，报文格式等：并针对嵌入式系统的特点，对TCP/IP协议进行合理的简化，使之实现了TCP/IP协议簇的一些协议如：ARP，IP，ICMP，UDP，TCP和HTTP。同时研究了嵌入式TCP/IP协议栈LwIP的特性，分析了它的进程模型、数据包结构、工作流程、目录结构、应用程序接口。研究了将LWIP移植到μC/OS-Ⅱ系统上，实现嵌入式系统的网络联接，并用ping命令和一个简单静态网页的访问验证了网络功能的实现。
上传时间： 2013-08-01
上传用户：hainan_256
FPGA能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,广泛地应用在电子系统中.随着集成电路向着片上系统(SoC)的发展,需要设计出FPGA IP核用于SoC芯片的设计.该论文的工作围绕FPGA IP核的设计进行,在FPGA结构设计优化和FPGAIP接口方案设计两方面进行了研究.设计改进了适用于数据通路的FPGA新结构——FDP.设计改进了可编程逻辑单元(LC);对可编程连线作为"2层2类"的层次结构进行组织,进行了改进并确定了各种连线的通道宽度;结合对迷宫布线算法的分析以及benchmark电路实验的方法,提出了用于分段式网格连线的开关盒和连接盒新结构,提高连线的面积利用效率.在FPGA IP核的接口方案上,基于边界扫描测试电路提出了FPGA IP核的测试方案;结合扩展边界扫描测试电路得到的编程功和自动下载电路,为FPGA IP核提供了具有两种不同编程方法的编程接口.采用SMIC 0.35um 3层金属CMOS工艺,实现了一个10万系统门规模的FDP结构,并和编程、测试接口一起进行版图设计,试制了FDP100k芯片.FDP100k中包括了32×32个LC,128个可编程IO单元.在FDP100k的芯片测试中,对编程寄存器、各种可编程资源进行测试,并完成电路实现、性能参数测试以及IP核接口的测试,结果表明FPGA IP核的整体功能正确.
标签： FPGAIP
上传时间： 2013-04-24
上传用户：gokk
近年来，伴随着PC及微处理器的迅速发展、软件资源的丰富，嵌入式系统成为研究与应用的热点。嵌入式系统是一种面向具体应用的将底层硬件、实时操作系统和应用软件相结合的专用计算机系统。其广泛应用于控制领域、消费电子产品等行业，己成为现代电子领域的重要研究方向之一。 本文结合课题实际需要与当前的控制器发展趋势，构建和开发基于ARM和μC/OS-Ⅱ实时操作系统的嵌入式通用控制器应用平台.在分析ARM内核处理器的基础上，自主开发以PHILIPS公司LPC2880芯片为核心的嵌入式通用控制器的硬件平台。根据嵌入式控制器的实际应用要求设计了相应的应用模块，主要包括：串口模块、存储器扩展模块、液晶显示和键盘模块等。并完成了各个功能模块的接口函数，创建了应用函数库，为后面的代码应用和移植提供了方便。在对电机驱动控制原理的学习掌握基础上，开发出基于L297/L298芯片的步进电机驱动器及基于LMD18200芯片的伺服电机驱动器。为实现控制器与PC机的通讯，确定了USB2.0通讯接口作为主要通讯方式，详细分析了通用串行总线的软硬件特点，根据LPC2880芯片特点实现嵌入式USB主机模式的通讯方式，并给出了它和主控制器的连线原理图以及USB主机的系统软件框架。 嵌入式实时操作系统是嵌入式系统应用软件开发的支撑平台，通过对现在常用的几种嵌入式操作系统的综合比较，选择μC/OS-Ⅱ作为本系统的RTOS。详细分析了μC/OS-Ⅱ内核工作原理，改进了中断和时钟处理的不足。成功的将μC/OS-Ⅱ系统移植到ARM微处理器中，并通过相应的开发工具，对移植系统进行模拟调试和功能测试。结果表明，设计的嵌入式通用控制器平台基本达到预期目标.
上传时间： 2013-04-24
上传用户：天涯
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
由于集成电路产业在中国的飞速发展,FPGA设计技术,作为一种灵活性很强的芯片设计技术,在国内得到广泛的应用.由于芯片的可升级性和开发自主知识产权芯片的必要性,在北京邮电大学宽带通信网络实验室开发的三层以太网交换机项目中,以太网口和ATM口之间的数据通道的实现上采用了FPGA设计方法.该文主要集中在ATM口之间的数据通道的HEC头校验的FPGA实现.并完成了硬件设计、配置、硬件测试联调工作以及论文撰写工作.硬件的设计和开发基于Protel99和Tornado/VxWorks,软件的设计和开发采用了标准的VHDL语言,开发环境是WINDOWS,开发工具是Xilinx公司的iSE4.1i集成开发环境.随着网络设备的发展,位于网络边缘的设备将会变得更加灵巧,更加迎合网络发展的需要,在网络设备上越来越多地引入了网络处理器.我们实验室和Intel建立了联合实验室,在此基础上,我们要把网络处理器评估板硬件上,运行软件,使其成为路由器,首先要加载的就是网络路由协议.由于Linux的开放源代码,所以我们决定采用Linux做嵌入式系统,在上面运行zebra的路由协议.Zebra是linux上面的开放源代码的路由软件.
上传时间： 2013-07-08
上传用户：yhm_all
远程控制的目的旨在突破地域和环境上的限制，对现场设备的运行状态及各种参数进行远程监控。尤其是在现场设备分布离散、工作环境恶劣等情况下，远程控制技术的采用实现了跨地域的集中控制，节省了人力物力，降低了生产成本，提高了生产率和经济效益。 本文采用ARM7TDMI系列S3C44BOX嵌入式微处理器和μC/OS—Ⅱ作为系统开发平台，研究并完成了操作系统的移植、应用程序的编写和系统的集成测试。在充分理解μC/OS—Ⅱ文件体系结构和移植条件的基础上，移植了OS_CPU.H、OS_CPU_AASM和OS_CPU_C.C三个文件。自定义了手机短信的通信格式。应用程序的编写完成了对串口信息的监测、读写、分析与执行。根据系统功能制定需要被操作系统调度的任务及任务优先级。系统调试主要分为两个步骤，先于宿主机上脱机调试程序代码，成功后通过JTAG端口下载到目标机上进行在线调试。 本文将移动通信技术和嵌入式技术结合起来应用到远程控制系统中。凭借SMS短消息业务所具有的操作简便、收费低廉、可靠性高等特点来发送对远程设备的监控指令；嵌入式实时操作系统的移植则更好地实现了对监控指令的分析与执行，提高了系统的执行效率。
上传时间： 2013-06-25
上传用户：Poppy
随着Internet的发展和后PC时代的到来，嵌入式系统成为当前IT产业的焦点之一，呈现了巨大的市场需求。具有良好的网络支持和多任务处理能力的嵌入式系统为数据通信提供了新的解决方案。 本文的主要任务是实现接口模块的网络传输功能。该任务来自于某军事预研项目中的定位与指挥系统部分。为了提高终端和接口模块之间的数据传输速度，本文采用带有完整网络支持的嵌入式系统来实现数据传输。同时为了将本次的设计成果应用于以后的项目开发中，本课题还进行了文件系统，系统实时性等多方面的改进，实现了一个通用的功能完善的嵌入式软件平台。 本文选用某S3C4480开发板作为系统硬件平台，嵌入式操作系统选用了专门为无MMU的处理器设计的操作系统uClinux。 本文的主要工作有： ●分析系统功能需求，提出系统方案设计； ●构建网络传输功能所需的系统平台，完成uClinux，Blob的移植工作，并实现断电可保存的jffs2文件系统； ●为了实现网络传输功能，为网络设备RTL8019AS编写驱动；同时为了增强系统的人机交互性能，本文对4x4键盘编写了驱动程序； ● uClinux在实时性方面的缺陷对数据的实时传送有一定影响，所以做了基于RTLinux的外部扩展的实时性的改造，并对任务切换时间进行了测试； ●网络传输程序设计。首先完成了遵循定位与指挥系统中接口通信协议规定的通信数据的打包和解包。然后对比测试了TCP和UDP的传输速度。考虑到UDP协议传输的速度优势，在应用层做出了可靠性改造，经过对停等协议和滑动窗口协议的分析和比较，最终采用基于停等协议的改造方法，并完成了具体测试。
上传时间： 2013-04-24
上传用户：TI初学者
本论文对DSP和FPGA在交流伺服电机控制系统中的应用进行了详细的设计，并完成了系统的规划。论文完成的设计任务主要有：1、根据系统要求，详细分析了运动控制系统，给出了运动控制系统的总体设计，提出了一套对已有外围设备适用的设计方案。2、根据实际情况，提出了简单易于实现、实时性好的轨迹插补算法，并给出了插补算法的软件设计，并在DSP中得以实现。3、使用汇编语言进行软件设计，完成了运动控制卡中由DSP完成的运动控制任务，即在插补计算的同时完成加减速控制和三轴联动的协调控制，以及其后的脉冲分配数的计算。4、根据系统运动要求，使用FPGA芯片设计了可连续发送均匀分布脉冲的脉冲分配器，实现对交流伺服系统发送运动控制指令。并给出了VHDL在FPGA中的软件实现。
上传时间： 2013-04-24
上传用户：kijnh
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
