在数字时分多路通信系统中，为了能正确分离各路时隙信号，在发送端必须提供每帧的起始标记，在接收端检测并获取这一标志的过程称为帧同步。[1]
运用定时器 判断一帧的结束
基于Verilog语言的数字通信系统的帧同步的实现原理以及Verilog代码实现
同步复位与异步复位问题，应用于EDA设置，适合初学者
通用同步异步收发器程序，应用固态函数库FWLIB函数编写，可以用IAR软件调试。
FPGA内设计同步FIFO和异步FIFO
介绍在同步时钟域中如何处理异步时钟域的信号，翻译版。
STM32F2—通用同步异步收发器USART
多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）
加载登录表单中...
加载注册表单中...
加载表单中...