在数字时分多路通信系统中,为了能正确分离各路时隙信号,在发送端必须提供每帧的起始标记,在接收端检测并获取这一标志的过程称为帧同步。[1]
同步FIFO的verilog编码 同步FIFO的verilog编码
同步FIFO功能,verilog语言描述,通过了modelsim 6.0 仿真,Quartue综合
ActiveSync数据同步,包括Server端和Client端。这个主要用在手机和PC的数据同步
ofdm同步分析,同步过程,针对同步学习者,不是本人写的
一个同步FIFO,包括testbench,
同步FIFO( Verilog HDL )
难得一见的同步机器人控制方案,通过双机协同实现长杆稳定平衡,适用于运动控制与机械同步研究,包含完整设计与调试思路。
ofdm的盲同步,很好的文章,需要的就看看吧
加载登录表单中...
加载注册表单中...
加载表单中...