FPGA设计分频器的多个源代码实例
fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器...
fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器...
可以显示时、分、秒,可以设置时间,精度要求0.001s ,允许电压: 3.3V\r\n...
5分鐘學會使用CPLD,经典资料,有想学习CPLD的朋友有福了...
FPGA分频 控制4个LED连续闪烁 形成累加的效果...
用Verilog实现基于FPGA的通用分频器...