自上个世纪九十年代以来，我国著名学者、现中国科学院院士、清华大学陈难先教授等人使用无穷级数的Mobius反演公式解决了一系列重要的应用物理中的逆问题，例如费米体系逆问题、信号处理等，开创了应用、推广数论中的Mobius变换解决物理学中各种逆问题的巧妙方法，其工作在1990年得到了世界著名的《NATURE》杂志的整版专评与高度评价。华侨大学苏武浔、张渭滨教授等则把Mobius变换的方法应用于几种常用波形（包括周期矩形脉冲，奇偶对称方波和三角波等）的傅立叶级数的逆变换运算，得到正、余弦函数及一般周期信号的各种常用波形的信号展开；并求得了与各种常用波形信号函数族相正交的函数族，以用于各展开系数的计算与信息的解调；而后把它们应用到通信系统中，提出了一种新的通信系统，即新型Chen-Mobius通信系统。 在新型通信系统中，把这种正交函数族应用于系统的相干调制解调中，取代传统通信系统中调制解调所采用的三角正交函数族。正是这种正交函数族使得通信系统的传输性能大大提高，保密性加强，而且正交函数族产生很方便。 本文从软件仿真和硬件实现两个方面对Chen-Mobius通信系统进行了验证。首先，利用MATLAB软件构建Chen-Mobius数字通信系统，通过计算机编程，对Chen-Mobius单路、四路和八路的数字通信系统进行仿真分析，对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，在QuartusⅡ软件平台上，利用VHDL语言文本输入和原理图输入的方法构建Chen-Mobius数字通信系统，对该系统进行了仿真，包括设计综合、引脚分配、仿真验证、时序分析等；再次，在QuartusⅡ软件仿真的基础上，在Altera公司的Stratix GX芯片上，实现了硬件的编程和下载，从而完成了Chen-Mobius数字通信系统的FPGA实现；最后，从MATLAB软件仿真和硬件实现的结果出发，通过分析系统的性能，简单展望了Chen-Mobius数字通信系统的应用前景。 本文通过软件仿真得到了Chen-Mobius数字通信系统的信噪比-错误概率曲线，从理论上验证了该系统的强的抗干扰能力；利用FPGA完成了系统的硬件实现，从实际上验证了该系统的可实现性。从两方面都可以说明，Chen-Mobius通信系统虽然只是一个新的起点，但它却预示着光明的应用前景。
标签： ChenMobius MATLAB FPGA 数字通信系统
上传时间： 2013-05-19
上传用户：sa123456
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
语音识别技术是信息技术领域的重要发展方向之一,小词汇量非特定人孤立词语音识别是语音识别领域中一个具有广泛应用背景的分支,在家电遥控、智能玩具、人机交互等领域有着重要的应用价值.语音识别芯片从20世纪90年代开始出现,目前的语音识别芯片都是以DSP为核心集成的语音识别系统,算法主要通过软件实现,为了提高速度和降低成本,下一代语音识别芯片将设计成软硬件协同实现,本文的目的是使用全硬件方法实现语音识别算法,为软硬件协同实现的方案提供参考.本论文主要完成了以下工作:(1)在选定的FPGA平台上,完成了整个系统的硬件设计.(2)对于硬件中难于实现而且占用较多资源的乘法器、求对数、求平方根以及快速傅立叶变换等关键模块,本文都根据电路的具体特点,给出了巧妙的实现方案,完成了算法需要的功能.(3)设计中使用了模块复用和流水线技术.(4)根据设计结果,给出了各个模块占用的硬件资源和运行速度.实验结果表明,本文所设计的硬件系统能够正常工作,在速度和面积方面都达到了设计要求.
上传时间： 2013-06-12
上传用户：01010101
正交频分复用（OFDM）是一种无线环境下的高速传输技术，它使用一系列低速子载波并行传输数据，具有抗多径干扰的能力、能以很高的频谱利用率实现高速数据传输等优点。数字音频广播（DAB）系统中采用OFDM调制技术。 本文首先概述了OF'DM的基本原理和实现方法，分析了DAB中不同模式下OFDM调制的参数和特点。实现OFDM的核心技术是快速傅立叶变换（FFT）。本文在分析研究了多种FFT算法的基础上选择了最适合FPGA实现的，满足DAB系统中OFDM调制要求的FFT算法，即将2048点FFT分解为基-4和基-2混合基算法。 本文研究重点是使用FPGA实现2048点复数FFT处理器。2048点FFT由五级基-4运算和一级基-2运算组成。针对这一算法以及FPGA特点，进行系统结构设计、各个模块设计、FPGA实现和测试。一个基-4和基-2复用的蝶形运算模块是整个FFT处理器的核心部分。此外系统还包括：系统控制模块，地址产生模块，RAM和ROM。本文特别针对2048点按频率抽取基-4/2顺序处理的FFT处理器提出了一种巧妙的数据地址和旋转因子地址生成的方法。 仿真和验证表明，运算的结果可以达到一定的精度要求，运算速度满足系统要求，说明该OFDM调制器的设计是可行的，可以应用于DAB系统中
上传时间： 2013-06-05
上传用户：star_in_rain
自上个世纪九十年代以来，我国著名学者、现中国科学院院士、清华大学陈难先教授等人使用无穷级数的Mobius反演公式解决了一系列重要的物理学中的逆问题，开创了应用、推广数论中的Mobius变换解决物理学中各种逆问题的巧妙方法，其工作在1990年当时就得到了世界著名的《NATURE》杂志的高度评价。 华侨大学苏武浔教授等则把Mobius变换的方法应用于几种常用波形(包括周期矩形脉冲，奇偶对称方波和三角波等)的傅立叶级数的逆变换运算，得到正、余弦函数及一般周期信号的各种常用波形的信号展开；并求得了与各种常用波形信号函数族相正交的函数族，以用于各展开系数的计算与信息的解调；而后把它们应用到通信系统中，提出了一种新的通信系统，即新型Chen-Mobius通信系统。 本文主要完成了两个方面的工作,Chen-Mobius多路通信系统的FPGA硬件设计实现和基于Chen-Mobius变换的语音加密双工通信系统的实现。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder软件对Chen-Mobius多路(四路和八路)通信系统进行仿真分析，对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL硬件语言，后在QuartusⅡ软件平台上，结合利用VHDL编程的硬件程序模块(分频、延时、控制模块等)构架完整的Chen-Mobius通信系统，并对此系统设计综合、引脚分配、仿真验证、时序分析等；最后，在Altera公司的Stratix 芯片上，实现硬件的编程和下载，从而完成了Chen-Mobius多路通信系统的FPGA硬件实现。 另外，利用Chen-Mobius单路通信系统的调制、解调系统分别对语音信号进行加密与解密，在两块DE2的FPGA开发板上成功实现了基于Chen-Mobius变换的语音加密双工通信。完成本设计意义重大，它为今后Chen-Mobius通信系统应用于通信领域的各个方面，迈开坚实的一步。
标签： ChenMobius FPGA 通信系统 硬件实现
上传时间： 2013-07-24
上传用户：xaijhqx
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
数据结构用C语言实现，算法较巧妙
上传时间： 2015-02-17
上传用户：CHINA526
这个程序是巧妙的利用了坐标的不断变化，从而实现了由星星构成的箱子3D转动！
上传时间： 2013-12-10
上传用户：zsjinju
实现4×4的数组元素的无冲突的存储，该算法不使用结构体，而直接使用了数组元素与下标之间的关系实现，比较巧妙，16×16可参照类似算法实现。
上传时间： 2016-01-29
上传用户：zhouchang199
基于PID算法控制的智能 温控系统的实现 摘要： 本文介绍了一种基于PID 算法控制且带PID参数自整定的智能温控系统。给出了系统各部分的实 现方法， 详细讲述了本设计巧妙的A/D转化和PID 参数自整定的原理及软件实现， 最后简要提及了本设计的 应用实践及其应用前景。
上传时间： 2013-12-10
上传用户：894898248
