Verilog实现奇数和偶数分频器和半整数及任意小数分频器程序
该文档为Verilog实现奇数和偶数分频器和半整数及任意小数分频器程序介绍,不错的文档...
该文档为Verilog实现奇数和偶数分频器和半整数及任意小数分频器程序介绍,不错的文档...
提出了整数锁相频率合成器中存在的问题,结合实例介绍了小数-N 分频的基本原理和对应的锁相频 率合成器的有效实现方法.通过应用Simulink 设计了电路模型,并进行仿真实验. 结果表明了这种实现方法 的可行性和有效性....
可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件....
可实现任意一位小数分频,在quartus II中仿真验证通过,输入端N为分频系数的十位数,X为分频系数的个位数....
c语言编写,两位小数相加,功能性还行,运行较快。...