半整数分频器电路的VHDL源程序
半整数分频器电路的VHDL源程序,供大家学习和讨论。...
半整数分频器电路的VHDL源程序,供大家学习和讨论。...
用VHDL编写的8位全加器,数字分频器等程序...
采用C语言来编辑分频 测控 计数和储存。和硬件相匹配,用单片机来实现的FM调制器...
用verilog写的cpld的各种分频程序,希望大家指正,谢谢!...
第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计...
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
vhdl语言写的基数分频器,多平台,通过MODESIM仿真...