小数分频
共 1,068 篇文章
小数分频 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1068 篇文章，持续更新中。
80分频
用VHDL编写的实现80分频的代码，已编译通过，并在实验中使用
基于Verlog的数字频率计
用Verlog写的数字频率计代码，分频，计数有详细介绍。
PWM线性调光表
这份详尽的PWM线性调光表，基于自然指数公式e^(位置/100)生成，适用于需要精确控制亮度的应用场景。该表最大值为65535，计算精度达到小数点后两位，既可作为指数函数也可作为对数函数使用。无论是在照明系统设计还是在其他需要平滑亮度调节的项目中，此表都是不可或缺的工具。免费下载，完整且实用。
Verilog DHL 10kHZ频率产生源码
这份详尽的Verilog源码实现了10kHz频率的稳定生成，基于计数器原理进行分频设计。经过严格测试验证其可靠性，直接复制即可使用，非常适合用于数字电路设计和时钟信号生成项目中。无论是作为学习资料还是实际工程项目中的参考，该资源都具备极高的实用价值。现在免费提供完整版下载。
数字各位与小数的拆分
这份详尽的教程文件，深入浅出地介绍了如何使用YL-39开发板进行数字各位与小数部分的拆分处理。通过具体的51单片机编程实例，不仅能够帮助初学者快速理解基本概念，也为有经验的开发者提供了优化代码的新思路。无论是用于学习还是项目开发，这份资料都将是你不可或缺的好帮手。现在就免费下载，获取完整版内容吧！
任意分频VHDL程序
本资源提供了一套高效且灵活的时钟任意分频VHDL程序，适用于FPGA/CPLD等可编程逻辑器件的设计与开发。通过简单的参数配置即可实现不同频率需求下的精准分频功能，极大简化了数字电路设计流程。无论是初学者还是经验丰富的工程师都能从中受益匪浅。该代码经过严格测试，确保其稳定性和可靠性，并且完全免费开放下载，包含详细的注释说明，便于理解和二次开发。
FPGA例程之时钟分频1秒和0.5秒
本资源提供了一套详尽的FPGA时钟分频例程，专门针对实现1秒与0.5秒精确时间间隔的应用场景设计。通过这套代码，您可以轻松掌握如何在FPGA项目中进行高效的时间管理与控制，非常适合从事数字电路设计、嵌入式系统开发等领域的工程师学习参考。所有代码均附有详细的中文注释，便于理解每一步操作背后的逻辑。此外，该资源完全免费下载，并保证了内容的完整性和实用性。
3分频
本资源提供了一种高效的时钟频率3分频设计，特别适用于FPGA项目中需要精确时间控制的应用场景。该设计方案确保了输出信号的占空比为50%，非常适合于数字电路设计、信号处理等领域。通过使用此3分频模块，可以简化您的硬件设计流程，提高系统性能与稳定性。无论您是初学者还是经验丰富的工程师，都能从中受益。立即免费下载完整版资料，开启您的创新之旅。
数字钟
设计一个多功能数字钟，要求显示格式为 小时－分钟－秒钟，整点报时，报时时间为 5 秒，即从整点前 5 秒钟开始进行报时提示，LED 开始闪烁，过整点后，停止闪烁。系统时钟选择时钟模块的 10KHz，要得到 1Hz时钟信号，必须对系统时钟进行 10,000 次分频。调整时间的的按键用按键模块的 S1和 S2，S1调节小时，每按下一次，小时增加一个小时，S2调整分钟，每按下一次，分钟 增加一分钟。另外
音箱必备多功能计算器软件
音箱必备多功能计算器软件,LM317,分频器参数计算等。。。
FPGA十分频源代码
能实现等占空比的十分频，开发环境为FPGA，语言为verilog
经典：浮点数的存储方式
采用IEEE 754的浮点数存储格式传输
IEEE 754的浮点数存储格式可以存储任意32位浮点型数据
该格式包含了1位符号位，8位指数位，23位小数位
控制TLC549的FPGA代码
由分频模块，ADC串行数据转并行数据模块，LED显示模块组成，可应用于大部分开发板，修改相关对应的引脚即可，针对的ADC是TLC549
VHDL通用N倍奇数分频
使用VHDL语言实现通用N倍奇数分频功能，修改相应参数即可实现任意奇数分频，代码简单，使用方便……
c语言程序设计报告
1.掌握对一般数据的输入和输出格式控制方法；
2．掌握对实型数据输出形式的设置和小数位数的控制方法
十进制计算器
十进制计算器，完成加减乘除的运算，是bcd码输入的，带符号位，带小数点。。。
十进制除法器
十进制除法器，带小数点，不带符号的，是7位的bcd码输入的
占空比百分之五十三分频器
verilog三分频占空比50%，有波形图。
EDA实验分频器设计
完成一个用FPGA实现的分频器设计，附有VHDL源代码
ipc
放大器录播电路电路分频原理温室电路自激振荡