对频程序

程序补充说明：对于时序逻辑，即always模块的敏感表为沿敏感信号（多为时钟或复位的正沿或负沿），统一使用非阻塞赋值“<=”

2013-12-11 57 对频程序

直接序列扩频通信系统仿真程序，使用matlab语言设计的程序。

2013-12-30 97 对频程序

扩频序列的误码率性能仿真程序，在matlab下运行

2015-11-13 109 对频程序

直接序列扩频（DS）原理的仿真程序，通过该程序你可以很好地理解直接序列扩频原理。

2016-05-03 51 对频程序

2013-12-16 185 对频程序

2015-12-03 45 对频程序

2016-05-10 64 对频程序

该程序是用VHDL语言实现的时钟分频程序，可以把高频时钟信号分成低频时钟信号，便于实际应用。

2017-08-19 89 对频程序

对频程序 热门资料