实现技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
可以实现,当鼠标点在图片时,会变成手型给予提示。并且可以通过程序可以运行画图程序
verilog实现shiftreg,带测试文件。 文件相當完整,可以下載去測試
棧的实现,其中有很多功能,大学的作业,大学课程C++,很易实现,易明白,请放心下载
圆的实现,大学的作业,大学课程C++,很易实现,易明白,请放心下载
基于Verilog实现的UART通信模块,包含时钟分频与收发逻辑,结构清晰便于移植,适用于数字系统设计与串口通信开发。
基于FPGA实现SVPWM的完整方案,涵盖调制算法与硬件逻辑设计,适用于电力电子系统开发,提升控制精度与效率。工程师可直接应用于实际项目验证。
实现回文,即实现字符串的逆序输出,并计算其计算时间,精确到纳秒。
实现多行,不同大小,不同字体,不同颜色,文字输出
加载登录表单中...
加载注册表单中...
加载表单中...